[发明专利]具有增大的击穿电压特性的基于沟槽的功率半导体器件

权利要求书

1.一种半导体器件，包括：

第一多个平行沟槽，在半导体区中延伸，各个沟槽具有竖直堆叠其中的屏蔽电极和栅电极，所述屏蔽电极和栅电极彼此电绝缘；

第一焊盘，适于接受第一外部连接，并电耦接至所述第一多个平行沟槽的所述屏蔽电极；

第二焊盘，适于接受第二外部连接；

导电迹线，电耦接至第二焊盘和所述第一多个平行沟槽的至少一个沟槽的所述栅电极；

第二多个平行沟槽，在半导体区中延伸并设置在所述第二焊盘和所述导电迹线中的至少一个的下方，所述第二多个平行沟槽的各个沟槽具有设置在其中的第一电极。

2.根据权利要求1所述的半导体器件，其中，所述第二多个沟槽中的至少一个沟槽的第一电极包括电耦接至所述第一焊盘的屏蔽电极。

3.根据权利要求2所述的半导体器件，所述第二多个沟槽中的所述至少一个沟槽进一步包括竖直堆叠在该沟槽的屏蔽电极上的栅电极，所述屏蔽电极和栅电极彼此电绝缘，所述栅电极电耦接至所述第二焊盘。

4.根据权利要求1所述的半导体器件，其中，所述第二多个沟槽中的至少一个沟槽的第一电极是电浮置的。

5.根据权利要求4所述的半导体器件，其中，所述第二多个沟槽中的所述至少一个沟槽进一步包括竖直堆叠在该沟槽的屏蔽电极上的栅电极，所述屏蔽电极和第二电极彼此电绝缘，所述栅电极电耦接至所述第二焊盘。

6.根据权利要求1所述的半导体器件，其中，所述第二多个沟槽中的至少一个沟槽的第一电极包括电耦接至所述第一焊盘的屏蔽电极；

并且

其中，所述第二多个沟槽中的至少另一个沟槽的所述第一电极是电浮置的。

7.根据权利要求1所述的半导体器件，进一步包括交错在所述第二多个平行沟槽之间的半导体材料的多个平台，其中至少一个平台是电浮置的。

8.根据权利要求7所述的半导体器件，其中，电浮置的所述至少一个平台的任一侧上的沟槽具有电浮置的第一电极。

9.根据权利要求7所述的半导体器件，其中，电浮置的所述至少一个平台的任一侧上的沟槽具有电耦接至所述第一焊盘的第一电极。

10.根据权利要求1所述的半导体器件，进一步包括：

交错在所述第一多个平行沟槽之间的半导体材料的第一多个平台，所述第一多个平台具有最大宽度；以及

交错在所述第二多个平行沟槽之间的半导体材料的第二多个平台，所述第二多个平台中的各个平台具有的宽度等于或小于所述第一多个平台的所述最大宽度的1.25倍。

11.根据权利要求1所述的半导体器件，其中所述第二多个平行沟槽中的至少一个沟槽设置在所述第二焊盘的下方，其中所述第二多个沟槽的至少另一个沟槽设置在所述导电迹线的下方。

12.根据权利要求1所述的半导体器件，进一步包括：

交错在所述第一多个平行沟槽之间的半导体材料的第一多个平台；

交错在所述第二多个平行沟槽之间的半导体材料的第二多个平台；以及

设置在半导体区中的第一导电型的多个阱区，各个阱设置在所述第二多个平台的相应平台中并在所述第二多个平行沟槽的相邻沟槽之间。

13.根据权利要求12所述的半导体器件，其中，至少一个阱区是电浮置的。

14.根据权利要求13所述的半导体器件，其中，与所述至少一个阱相邻设置的沟槽的所述第一电极电耦接至所述第一焊盘。

15.根据权利要求14所述的半导体器件，其中与所述至少一个阱相邻设置的所述沟槽进一步包括竖直堆叠在该沟槽的屏蔽电极上的栅电极，所述屏蔽电极和第二电极彼此电绝缘，所述栅电极电耦接至所述第二焊盘。

16.根据权利要求13所述的半导体器件，其中，与所述至少一个阱相邻设置的所述沟槽的第一电极是电浮置的。

17.根据权利要求13所述的半导体器件，其中，与所述至少一个阱的第一侧相邻设置的第一沟槽的所述第一电极电耦接至所述第一焊盘，其中与所述至少一个阱的第二侧相邻设置的第二沟槽的所述第一电极电耦接至所述第一焊盘。