[发明专利]利用可变首标调制来传送和接收前向纠错帧首标的方法和装置有效

专利信息
申请号: 200980149235.4 申请日: 2009-12-10
公开(公告)号: CN102246450A 公开(公告)日: 2011-11-16
发明(设计)人: 陈厚昕;高文 申请(专利权)人: 汤姆森特许公司
主分类号: H04L1/00 分类号: H04L1/00;H04L27/20;H04L27/22;H04L27/38;H03M13/13
代理公司: 北京市柳沈律师事务所 11105 代理人: 吕晓章
地址: 法国伊西*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 利用 可变 调制 传送 接收 纠错 标的 方法 装置
【说明书】:

相关申请的交叉引用

本申请要求分别于2008年12月10日和2008年12月15日提交的序列号为NO.61/201443和61/201805的美国临时申请的权益,在此通过引用并入其全部内容。

技术领域

本原理涉及有线传送系统和技术。更具体地,涉及一种用于有线电视传送的前向纠错(FEC)首标设计。

背景技术

LDPC(低密度奇偶校验)码是在传送环境中经常使用的用于保护音频和/或视频数据的一类前向纠错(FEC)块码。这些前向纠错码增加了接收器从接收的多媒体流中恢复并且校正错误的概率,而不需要重传所接收的有错误的数据。FEC错误控制系统需要传送器向数据流添加冗余数据。通过计算纠错码的方式来确定FEC能够校正的最大错误分段(fraction)。FEC的示例是块码,诸如在固定大小的块、分组、或者预定大小的码元上操作的LDPC码,以及在任意长度的比特流或码元流上操作的卷积码。存在许多类型的块纠错码,诸如Reed-Solomon,或者,如已经提到的,LDPC(低密度奇偶校验)。已经开发了其它类型的纠错码专用于通过IP网络的数字视频流的传送,诸如SMPTE 2022(电影和电视工程师协会),其不同于诸如Reed-Solomon之类的其它典型的FEC方案,而依赖非常简单的算法,并且在诸如数字电视的机顶盒接收器之类的有限的资源可用的环境中很有用。

最初是被设计用于卫星通信中的前向错误控制的DVB-S2LDPC码家族已经被DVB-T2(用于地面信道的第二代DVB标准)使用,并且被强烈推荐为用于DVB-C2(用于有线信道的第二代DVB标准)。将采用OFDM调制以及在DVB-T2标准中规定的编码技术(BCH+LDPC)。然而,DVB-T2标准被设计用于地面无线信道,而DVB-C2标准被设计用于有线信道。在DVB-T2中使用的信号帧结构和前同步码可能不适合在DVB-C2标准中重新使用。

前向纠错(FEC)的帧首标被设计用于DVB-C2标准。FEC数据块由Bose-Chaudhuri-Hocquenghem(BCH)外部码和低密度奇偶校验(LDPC)内部码组成。还执行二维交织。交织是对序列的顺序进行重新排列以满足不同目的的过程。对于经历随时域和频域选择性衰落的信道而言,已经连同信道编码一起使用比特和/或码元交织来分布(distribute)错误突发。在每个FEC帧的前面附加帧首标来指示编码率、调制类型和物理层管道标识符。除了与物理层有关的信息的信令以外,FEC帧首标必须提供这样的结构使得可以在接收器中容易地并可靠地对其进行检测。

发明内容

在本说明书的至少一个实施方案中提供了用于数字有线电视传送的高效并可靠的FEC帧首标。该帧首标被设计为在噪声条件下是鲁棒性的和可检测的。使用DVB-C2标准作为示例示出示范性实施方案。

在此描述的高效并且可靠的FEC帧首标适合于DVB-C2标准并且在本说明书的至少一个实施方案中提供。在DVB-C2标准中,将自适应编码和调制(ACM)或可变编码和调制(VCM)应用于每个FEC块以尽可能地提供更多的灵活性。结果,在每个FEC帧的前面附加帧首标以向接收器指示关于编码率、调制类型和物理层管道标识符。除了与物理层有关的信息的信令之外,期望FEC帧首标提供使得可以在接收器中容易并可靠地对其进行检测的结构。

在本说明书中示范性实施方案中的FEC帧首标的码元数目是16或者32,其小于具有45个码元的其它方法。

根据本原理的FEC帧首标使用Reed-Muller(32,16)码(RM(32,16))来保护信令比特,而现有方法的FEC帧首标使用BCH(45,18)码。RM(32,16)码具有对称码结构,使得其可以被多数逻辑解码来解码,所述多数逻辑解码比之前的方法需要较少的复杂性。由此,根据本原理的实施方案中的FEC帧首标的解码复杂性比根据其它已知安排的FEC帧首标的解码复杂性要小很多。

另外,提供了对16和32码元FEC帧首标二者的改进以相对于现有方法来改进FEC帧首标的检测。

附图说明

图1示出频域DVB-C2信号的帧结构。

图2示出生成32码元FEC帧首标的概念性框架。

图3示出生成16码元FEC帧首标的装置。

图4示出RM(32,16)码的生成矩阵

图5示出使用本原理的优选实施例的RM(32,16)编码器和生成32码元首标的概念性框架。

图6示出使用本原理的优选实施例的RM(32,16)编码器和生成16码元首标的装置。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于汤姆森特许公司,未经汤姆森特许公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200980149235.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top