[发明专利]通过电传导材料的喷雾施加形成的半导体裸片互连

说明书

相关申请的交叉引用

本申请要求2008年12月9日递交的、J.Leal的、题目为“Semiconductor die interconnect terminal formed by aerosol application of electrically conductive material”的美国临时申请No.61/121,138的优先权，该申请通过引用并入于此。本申请还要求2009年11月11日递交的、S.McGrath等人的、题目为“Stacked die assembly having reduced stress interconnects”的美国临时申请No.61/280,584的部分优先权，该申请相关部分通过引用并入于此。

背景技术

本发明涉及堆叠裸片组件中的裸片的电互连。

典型的半导体裸片具有前(“有源”)侧(在该侧中形成集成电路)、后侧以及侧壁。侧壁与前侧在前边缘(edge)处相交并且侧壁与后侧在后边缘处相交。半导体裸片通常被提供有位于前侧上的互连焊盘(裸片焊盘)以用于裸片上的电路与部署裸片的器件中的其他电路的电互连。提供的一些裸片沿着一个或者多个裸片边界(margin)在前侧上具有裸片焊盘，并且这些裸片可以被称作外围焊盘裸片。提供的其他裸片在裸片中心附近在前侧处具有布置成一行或者两行的裸片焊盘，并且这些裸片可以被称作中心焊盘裸片。裸片可以被“重布线”以提供在裸片的一个或者多个边界(“互连边界”)处或者在裸片的一个或者多个边界处或在其附近的互连焊盘的适当布置。

半导体裸片可以通过若干方式中的任何方式与封装体中(例如，在封装基底上或者在引线框架上)的其他电路电连接。这样的z互连可以通过例如引线键合、或者通过倒装芯片互连、或者通过薄片(tab)互连来形成。封装基底或者引线框架提供用于封装体到安装封装体以用于使用的器件中的下层电路(例如印刷电路板上的电路)的电连接(第二级互连)。

已经提出多个途径以用于增大集成电路芯片封装体中的有源半导体电路密度，而同时最小化封装体尺寸(封装体占用面积(footprint)、封装体厚度)。一种用于制造具有较小占用面积的高密度封装体的途径是将具有相同或者不同功能的两个或者多个半导体裸片堆叠在彼此之上并将它们安装在封装基底上并且连接到该封装基底。

使用引线键合的堆叠半导体裸片的电互连存在许多挑战。例如，可以将堆叠中的两个或者多个裸片以它们的前侧背向基底地安装在基底上，并且通过裸片到基底或者裸片到裸片的引线键合连接。在将上部裸片的尺寸制成或者将上部裸片定位成使得上部裸片未覆盖上部裸片连接到的下部裸片的边界并且使得提供足够水平间隙来容纳引线键合工具。如果偏移太窄，则引线键合工具可能影响并且破坏上部裸片。另外，偏移必须足够宽，使得上部裸片焊盘和下部裸片焊盘之间的键合引线不会接触上部裸片边缘。例如在上部裸片的占用面积比下部裸片足够窄的情况下，或者例如在上部裸片被布置成使得上部裸片的占用面积关于下部裸片的边界足够偏移的情况下，可以提供足够间隙。然而，容纳键合工具和引线跨度的足够偏移的需求限制了实践中可以这种方式堆叠的裸片的尺寸。在互连焊盘沿着裸片的仅一个边界定位的情况下，可以以逐步偏移的方式布置裸片，其中所有裸片的互连边界被定位在同一方向上，并且通过偏移上层裸片而暴露每个裸片上的互连焊盘。容纳键合工具和引线跨度的足够偏移的需求限制了实践中可以这种方式堆叠的裸片的数目，因为随着裸片数目的增加，堆叠的占用面积显著增加。

替代地，堆叠中的裸片可以通过将它们连接到共同基底(其上安装堆叠体)而间接互连。在堆叠中的下部裸片是引线键合的裸片到基底并且在上部裸片的占用面积覆盖下部裸片的边界的情况下，可以插入间隔物以在上部裸片和下部裸片之间提供足够的竖直间隙来容纳下部裸片之上的引线回路。在这样的配置中，必须在下部裸片之上堆叠间隔物和上部裸片之前完成下部裸片的引线键合的裸片到基底的连接；即必须在基底上原位堆叠裸片并且必须连续地堆叠和连接裸片。