[发明专利]电容隔离的失配补偿型读出放大器

说明书

技术领域

本发明一般地涉及存储器读出放大器，更具体地说，涉及电容隔离的失配补偿型读出放大器。

背景技术

在动态随机存取存储器(DRAM)器件中，通常利用读出放大器来读出连接至每个DRAM存储单元(包括存储电容器和晶体管)的公共位线上的电压。在读取操作期间寻址该单元时，所述晶体管在位线上选择性切换存储的电容器电压值。存储电容器存储代表逻辑二进制“0”和“1”值的相对较小的电压值。随着半导体器件技术持续朝向提供更小器件大小以及每个集成电路(IC)更多器件(因此IC内的电路中使用的电压更小)发展，通常包括一个读出放大器的若干晶体管之间的阈值电压内固有的失配变得更加困难，并且针对其所做的正确补偿也更重要。

发明内容

根据本发明的一个实施例，例如DRAM数据存储单元阵列的读出放大器包括一个或多个串联在一起的放大器级。所述放大器级一起形成DRAM阵列的读出放大器。每个放大器级都包括一个隔离电容器，以将每个放大器级内的晶体管的阈值电压之间的任何失配减少至相对较小的值。来自DRAM存储器单元阵列的位线连接至第一放大器级。来自最后放大器级的输出端连接至写回开关，写回开关的输出端连接至所述第一放大器级的输入端处的位线。

附图说明

参考示意性附图，其中相同的元素具有相同的编号，这些附图是：

图1是根据本发明的一个实施例的二级电容隔离的失配读出放大器的一个实施例的示意图；

图2是图1的放大器在预充电工作模式内的简化方块图；

图3是图1的放大器在预设工作模式内的简化方块图；

图4是图1的放大器在信号发展工作模式内的简化方块图；

图5是图1的放大器在放大工作模式内的简化方块图；

图6是图1的放大器在写回工作模式内的简化方块图；

图7是读取DRAM存储器阵列内所存储的“0”时，图1的放大器内的各种信号的图表；以及

图8是读取DRAM存储器阵列内所存储的“1”时，图1的放大器内的各种信号的图表。

具体实施方式

参考图1，其中例示了根据本发明的一个实施例的包括一对相同的放大器级102-104的读出放大器电路配置100的示意图。但是，在备选实施例中，仅可使用一个放大器级，或可使用超过两个放大器级。所述一对放大器级102-104包括DRAM阵列108的读出放大器。通常，此类DRAM阵列108可含有几百或几千个存储单元，每个单元都包括一个电容器以存储代表逻辑二进制“0”或“1”值的电压值，以及一个晶体管以在位线信号线106上切换存储单元的电压值。位线106连接至第一放大器级102的输入端并可能为一对位线中的一个位线，该位线提供阵列108内被选择用于读取或写入的一个对应DRAM单元内存储的逻辑二进制值的“真”和“补充(cpmplement)”状态。备选地，DRAM阵列108可包括另一种存储器单元阵列，如包括静态RAM(SRAM)器件的那些存储器单元阵列。来自第二放大器级104的线110上的输出端连接至写回开关112，并且来自写回开关112的输出端的线上的输出信号连接回位线106。