[发明专利]半导体存储单元及其制造方法以及半导体存储装置

说明书

技术领域

本发明涉及具备由用铁电体膜(ferroelectric film)构成栅极绝缘膜的场效应晶体管形成的存储器元件的半导体存储单元、以及将半导体存储单元排列为阵列状的半导体存储装置。

背景技术

对于采用了铁电体的非易失性存储器，大体上分为电容型、和用铁电体膜构成栅极绝缘膜的场效应晶体管(Field Effect Transistor：FET)型这两种。

电容型具有与动态随机存取存储器(Dynamic Random Access Memory：DRAM)相类似的构造，在铁电体电容器中保持电荷，通过铁电体的极化方向来区别信息的0、1。铁电体电容器中所累积的极化，与在其上下配置的电极所诱发的电荷相耦合，在切断电压的状态下不消失。但是，在读出信息时，破坏曾存储的极化而丢失信息，所以在该方式中需要进行信息的再写入动作。因此，伴随在每一读出动作时所进行的再写入，反复极化反转，极化的疲劳恶化将成为问题。此外，在该构造中，为了用读出放大器读出极化电荷，需要读出放大器的检测界限以上的电荷量(典型的是100fC)。铁电体每单位面积的极化电荷为材料固有，即使在使存储单元小型化的情况下，只要是使用相同的材料，电极面积就需要一定的大小。因此，难以与工艺规则(process rule)的小型化呈比例缩小来减小电容器尺寸，不适于大容量化。

与此相对，FET型的铁电体存储器通过检测基于铁电体膜的极化的朝向而变化的沟道(channel)的导通状态来读出信息，所以能够在不破坏极化的情况下读出信息。此外，通过FET的放大作用能够增大输出电压振幅，能够进行依据缩放规则的小型化。以往，提出了在成为沟道的硅基板上形成了成为栅极绝缘膜的铁电体膜的FET型晶体管。该构造被称为Metal-Ferroelectric-Semiconductor(MFS，金属-铁电体-半导体)型FET。

但是，在将FET型的铁电体存储器矩阵配置为行列状的存储单元阵列中，通过在所选择的存储单元的连接于字线的栅极电极与连接于源极线的源极电极间施加电压脉冲，来进行向铁电体存储器的2值数据的写入。但是，此时，由于对与所选择的存储单元的字线以及源极线连接的非存取对象的存储单元也施加电压，所以发生数据的误写入。因此，通常，通过在字线与栅极电极之间以及/或者源极线与源极电极之间，插入诸如由MISFET(Metal-Insulator-Semiconductor FET)形成的选择开关，来实现防止误写入(例如，参照专利文献1)。

另一方面，在专利文献2中提出了如下的NAND型的非易失性存储器：用在半导体膜的两面设置栅极电极并在一方的栅极部分连接了铁电体膜的双栅极晶体管来构成存储单元，将该存储单元与闪存同样地串联连接。

图27是表示专利文献2中所记载的存储单元的结构的剖视图。构成存储单元的双栅极晶体管100，在半导体膜(多晶硅膜)101的一个面上经由绝缘膜102和铁电体膜103设置第1栅极电极105，在半导体膜101的另一面上经由绝缘膜104与第1栅极电极相对置地设置第2栅极电极106。并且，在第2栅极电极106的两端，形成与半导体膜101的沟道区(p型硅)101a为相反导电型的源极/漏极区(n型硅)。

专利文献1：JP特开平5-205487号公报

专利文献2：JP特开2000-340759号公报

在专利文献2中所记载的构成存储单元的双栅极晶体管中，通过使施加给第2栅极电极的电压发生变化，来使双栅极晶体管通断，但是因为使用硅膜作为半导体膜，所以，晶体管的导通通过在半导体膜中形成反转层来进行。因此，在半导体膜的膜厚较薄时，耗尽层(depletion layer)扩展到半导体膜的整个膜厚方向，所以，晶体管的沟道电阻与铁电体膜的极化状态无关地，仅由施加给第2栅极电极的电压来控制。换言之，晶体管的沟道电阻不能通过施加给第2栅极电极的电压(对存储器元件的写入电压或者读出电压)与铁电体膜的极化状态(写入存储器元件的数据)独立地进行控制。因此，具有如下问题：在写入时、或者读出时，写入非选择存储单元的数据受到影响。

与此相对，虽然使半导体膜的膜厚比耗尽层的厚度厚，则也能够独立地控制沟道电阻，但在该情况下，通过使半导体层的膜厚变厚，半导体膜的膜质降低，所以产生如下新问题：可靠性降低，或者通过离子注入形成源极/漏极区变得困难。