[发明专利]刚挠性电路板及其制造方法有效
申请号: | 200980152657.7 | 申请日: | 2009-09-10 |
公开(公告)号: | CN102265717A | 公开(公告)日: | 2011-11-30 |
发明(设计)人: | 高桥通昌 | 申请(专利权)人: | 揖斐电株式会社 |
主分类号: | H05K3/46 | 分类号: | H05K3/46 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;张会华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 刚挠性 电路板 及其 制造 方法 | ||
1.一种刚挠性电路板,其特征在于,
该刚挠性电路板包括:
挠性电路板,其在挠性基材上具有第1导体图案;
刚性电路板,其在刚性基材上具有第2导体图案,
上述第1导体图案和上述第2导体图案彼此电连接;
在上述挠性基材上加工有切槽;
通过在上述切槽处翻折上述挠性电路板,使上述挠性电路板比翻折前细长。
2.根据权利要求1所述的刚挠性电路板,其特征在于,
上述切槽的顶端被倒角处理。
3.根据权利要求1所述的刚挠性电路板,其特征在于,
上述挠性电路板具有比其他部分容易弯曲的翻折部;
通过在该翻折部进行翻折,使上述挠性电路板比翻折前细长。
4.根据权利要求3所述的刚挠性电路板,其特征在于,
上述挠性电路板具有层叠构造,在上述翻折部去除规定的层。
5.根据权利要求4所述的刚挠性电路板,其特征在于,
上述挠性电路板具有层叠构造,该层叠构造含有电磁波的屏蔽层,上述翻折部处的上述屏蔽层被去除。
6.根据权利要求1所述的刚挠性电路板,其特征在于,
上述刚性电路板借助上述挠性电路板与第2刚性电路板相连接;
上述挠性电路板遍布上述刚性电路板与上述第2刚性电路板之间的空间的大致整个区域。
7.根据权利要求1所述的刚挠性电路板,其特征在于,
上述挠性电路板和上述刚性基材并列设置;
该刚挠性电路板具有绝缘层,该绝缘层覆盖上述挠性电路板和上述刚性基材,使上述挠性电路板的至少一部分暴露;
在该绝缘层上形成有导体图案;
上述第1导体图案和上述绝缘层上的导体图案利用镀覆膜相连接。
8.一种刚挠性电路板的制造方法,其特征在于,
该方法包括:
第1工序,准备在挠性基材上具有第1导体图案的挠性电路板;
第2工序,在上述挠性基材上加工切槽;
第3工序,在刚性基材上形成与上述第1导体图案电连接的第2导体图案。
9.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
按照上述第1工序、上述第2工序和上述第3工序的顺序执行该制造方法。
10.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
按照上述第1工序、上述第3工序和上述第2工序的顺序执行该制造方法。
11.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
在上述挠性电路板未变形的状态下执行上述第1工序、上述第2工序和上述第3工序。
12.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
在上述第2工序中,对上述切槽的顶端进行倒角处理。
13.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
上述挠性电路板具有层叠构造;
该制造方法在上述第1工序后,具有自上述层叠构造去除规定的层而形成翻折部的工序。
14.根据权利要求8所述的刚挠性电路板的制造方法,其特征在于,
该制造方法在上述第3工序之前,具有下述工序:
将上述挠性电路板并列地配置在上述刚性基材的旁边;
利用绝缘层覆盖上述刚性基材与上述挠性电路板的交界部分,
上述第3工序包括如下工序:
在上述绝缘层上形成上述第2导体图案;
形成用于贯穿上述绝缘层的导通孔;
通过在上述导通孔中填充导体,电连接上述第1导体图案和上述第2导体图案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于揖斐电株式会社,未经揖斐电株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980152657.7/1.html,转载请声明来源钻瓜专利网。