[发明专利]用于并联PMOS晶体管的板的数字控制设备

说明书

技术领域

本发明涉及用于低消耗电路的电压控制。

背景技术

电子设备以及与其相关的部件的领域经历了特定的增长。

初始地，集成电路很大，并且由在印刷卡上一起组成的更大或更小的芯片或者处理器制成。

小型化进程已经能够使芯片朝向包含各种部件的微处理器或者“IP”，的尺寸发展。

通常将这些集成电路称为“片上系统”或者SoC。一个特定的SoC设计、“片上网络”(NoC)提供相同的优点，具有更好的IP以及芯片内的通信管理。

由于这些集成电路能够在非常小的尺寸中包含一组极度变化的功能，因此这些集成电路尤其有利。

此外，将电路的全部元件放置在单个芯片上降低了系统的消耗。

用于这些极度小型化的电路的功率是许多问题的起源。实际上，如果给出这些芯片的蚀刻精细度，将不再存在使用标准功率系统的任何问题。

用于控制这些电路的电压的一个方案是使用数字控制的并联PMOS晶体管的板。

通过这种方式，根据被激活的晶体管的数量，板的电阻变化，并且伴随着供应到下游设备的电压也变化。

用于这些板的命令逻辑保持为基本更新，主要利用通常被称为温度计的线性斜坡方法。

这导致慢的电压转换。这些慢的转换也产生明显的能量耗散。

发明内容

本发明旨在改善该状况。

为此，本发明提出一种用于并联PMOS晶体管的板的数字控制设备，包括：

-工作存储器，用于对目标电压和设置点电压之间的误差数据以及控制数据进行数字化存储，每一个数据设置有时间标签，

-选定阶次的数字滤波器，用于从根据基于输入误差数据选择的所述工作存储器中的误差数据来计算设置点增量数据，并且用于在所述工作存储器中存储具有相对应的时间标签的所述输入误差数据，

-控制计算机，用于从控制增量数据以及基于输入误差选择的所述工作存储器中的控制数据来计算新的控制数据，并且用于将所述新的控制数据存储在所述工作存储器中。

由于所述设备能够改善PMOS板的转换时间，因此该设备尤其有利，所述转换时间对于被供电的电路以及对于降低的能量损失都是有利的。

附图说明

通过阅读参照附图给出的设置用于信息而非限制目的的示例的描述，本发明的其它特征和优点将更显而易见，在附图中：

-图1示出了根据本发明由控制设备控制的NoC的通用图，

-图2示出了图1的控制设备的模块化图，

-图3示出了图2的设备的元件的实施例，并且

-图4示出了图2的设备的另一元件的实施例。

对于大多数部分，附图和下面的说明书包含具有某些本质的元件。因此，它们不仅用于更好地理解本发明，而且如果需要还有助于对其进行定义。

此外，附件A进一步有助于详细描述，该附件对于在本发明的上下文中使用的某些数学公式提供公式化表示。出于清晰目的并且有助于参考而设置该附件。附件A是构成说明书的必需部分，因此其不仅可以用于更好地理解本发明，而且如果需要还有助于对其进行定义。

具体实施方式

图1示出了其电压由PMOS板4和电压源6控制的NoC 2。PMOS板4由控制设备8进行数字控制。

通过其外部电特性来表示NoC 2，即认为NoC是具有电容10、电阻12和电流泄露14(由泄露电流生成器示出)的荷载(charge)。

理想的电压源6提供在PMOS板4的输入端16和控制设备8的输入端18处供应的电压Vh。PMOS板4具有连接到设备8的输入端22的输出端20，该输出端20向上述NoC 2供电。

PMOS板4包括并联设置的一组n个PMOS晶体管。每个晶体管具有电阻Ri，并且由PMOS板4的输入端24单独控制，该PMOS板4容纳控制设备8的出口26。

因此，在设备8的输入18和22处接收的电压通常对该设备的输出端26执行数字控制，并且该控制使得能够单独控制PMOS板4的每一个晶体管，使得通过被激活的晶体管来控制在输入端16处接收的电压Vh。

如下所示，耦合到板4的设备8使得能够将NoC 2的电压控制在高电压Vhi和低电压Vlo之间。

在这里描述的示例中，该组PMOS晶体管具有相同的电阻Ri。然而，在其它实施例中，产生具有不同电阻的晶体管将也是可能的。