[发明专利]用基于联吡啶的整平剂在微电子装置中电沉积铜

说明书

技术领域

本发明总体上涉及在电解沉积化学物质(chemistry)中使用的添加剂以 及使铜和铜合金沉积的方法；更具体涉及在电解沉积化学物质中使用的整 平剂添加剂以及使半导体基板中的互连特征以铜金属化的方法。

发明背景

对半导体集成电路(IC)装置例如具有高电路速度和高电路密度的计 算机芯片的要求需要缩减超大规模集成电路(ULSI)和极大规模集成电路 (VLSI)结构中的特征(feature)尺寸。较小的装置尺寸和增加的电路密度的 趋势需要降低互连特征的尺寸并且增加其密度。互连特征是在介电基板中 形成的特征，例如通孔或沟槽，然后用金属(典型地为铜)填充该特征， 以使互连导电。已引入铜来替代铝形成半导体基板中的连接线和互连。具 有比除银外的任何金属更好的导电性的铜是所选择的金属，这是因为铜金 属化允许较小的特征和使用较少能量使电通过。在金属镶嵌(damascene) 加工中，使用电解铜沉积将半导体IC装置的互连特征金属化。

在半导体集成电路装置制造的情况中，基板包括在半导体晶片或芯片 基板上的图案化介电膜，例如在硅或硅-锗上的SiO₂或低κ介电膜。典型 地，晶片具有构建在半导体基板上的一个或多个电介质层中的集成电路 层，例如处理器、可编程装置、存储装置等。集成电路(IC)装置已经制造 成含有亚微米通孔和沟槽，其形成在互连结构的各层之间的电连接(通孔) 以及各装置之间的电连接(沟槽)。这些特征典型地具有大约200纳米或 更小的尺寸，例如约150纳米，少于约100纳米，或甚至少于50纳米。

铜的应用已给IC制造方法提出了诸多要求。首先，铜具有扩散进入 半导体连接处的趋向，例如通过电流感应的迁移，从而干扰了它们的电学 特性。为了防止这种情况的发生，在铜金属化之前将阻挡层例如氮化钛、 钽、氮化钽或其它本领域已知的层施加到图案化的电介质上，其包括铜籽 晶层沉积(典型地是PVD法)、接着是电解铜沉积以获得无空隙填充。 由于IC结构持续缩小，因此这种要求被证明是越来越难以满足。

一种传统的半导体制造方法是铜镶嵌系统。具体地，这系统首先将电 路结构蚀刻到基板的介电材料内。该结构由上述沟槽和通孔的组合组成。 接着，将阻挡层置于电介质上来防止随后施加的铜层扩散到基板的连接处 中，随后通过铜籽晶层的物理或化学沉积来提供用于后续电化学加工的导 电性。通过镀覆(例如无电的或电解的)、溅射、等离子气相沉积(PVD) 和化学气相沉积(CVD)可将铜填充到基板上的通孔和沟槽内。通常认为电 化学沉积是施加铜的最佳方法，这是因为它比其它沉积方法更经济，并且 能无缺陷地填充到互连特征内(常称作“自底向上”生长或“超级填充”)。 在沉积铜层之后，通过化学机械抛光将过量的铜从电介质的表面平面清除 掉，仅在电介质的被蚀刻的互连特征内留下铜。在组装成为最终半导体封 装之前，相类似地产生随后的层。

镀铜方法必须满足半导体工业的严格要求。例如，铜沉积物必须是均 匀的，并能够无缺陷地填充小的装置互连特征，例如具有100nm或更小 的开口的互连特征。

已开发出电解铜系统，该系统依靠所谓的“超级填充(super filling)” 或“自底向上生长”将铜沉积到各种纵横比的特征内。超级填充包括自底 向上来填充特征，而不是在其所有的表面上以均等的速度填充器件，以避 免可造成空隙的缝隙和夹断。已开发出用于超级填充的由作为添加剂的抑 制剂和加速剂组成的多部分系统，如在Too等的美国专利6,776,893中， 其公开了用于加速的基于硫化物的化合物和用于抑制的基于聚醚的化合 物。由于自底向上生长的冲力，互连特征区域上的铜沉积比没有所述特征 的区域上的铜沉积厚。这些生长过度的区域通常被称作过度镀、过载、丘、 凸起或隆起。由于更快的超级填充速度，所以较小的特征产生更高的过度 镀隆起。较大的特征通常填充得较慢使得可导致形成凹陷(也称作欠镀或 欠镀层)，因此将需要额外的铜镀覆来获得完全平面性。矫正欠镀的额外 铜镀覆可以进一步加剧过度镀。过度镀对之后的使铜表面平面化的化学和 机械抛光方法造成了挑战。如Commander等的美国专利公布2003/0168343 中，通常使用称作“整平剂”的第三方有机添加剂来解决过度生长。