[发明专利]相位调整电路

说明书

技术领域

本发明涉及当将所输入的时钟等作为成为相位调整的基准的时钟时，生成并输出相对于该相位基准时钟具有规定相位差的相位调整时钟的相位调整电路的改良。

背景技术

一般地，当生成占空比(Duty)50％的时钟时，作为最简单的方法而公知以下方法：生成需要占空比50％的时钟频率的倍频时钟，且用二分频电路对该时钟进行分频来生成占空比50％的时钟。

然而，二分频电路的输出时钟的相位状态，取决于二分频电路的初始状态，且存在彼此相位180°不同的两种状态。因此，在生成相对于相位基准时钟具有规定相位差的相位调整时钟的相位调整电路中应用了所述方法时，从二分频电路输出的时钟的相位，根据该二分频电路的初始状态而成为两种状态之中的任一者的相位，相对于相位基准时钟不确定，因此，每当相位调整电路的启动时，相位调整时钟相对于相位基准时钟的相位差会有发生180°变化的可能性。此外，当生成了相位基准时钟的2倍频率的时钟时，由于该时钟相对于相位基准时钟在两个相位的位置上具有上升沿，因此，即使假设通过复位控制等而使二分频电路的初始状态一致，也会根据先输入哪个相位位置的上升沿的不同，而使相对于相位基准时钟的二分频电路的输出相位不同。

为了解决如此二分频电路的输出相位相对于相位基准时钟不确定的问题，在现有技术中，进行二分频电路的输出时钟与相位基准时钟的相位比较，当该相位比较结果不是所希望的相位关系时，通过使二分频电路的输出相位反相，将相位基准时钟与二分频电路的输出时钟的相位关系保持恒定。以下，对图10所示的采用了该现有方法的生成并输出占空比50％的相位调整时钟的相位调整电路的结构进行说明。

如图10所示，生成占空比50％的相位调整时钟相位调整电路由以下部分构成：进行相位基准时钟1的2倍频率的多相时钟生成的多相时钟生成电路10；根据相位选择信号2来选择所述多相时钟的一个，作为选择时钟3进行输出的选择电路20；将选择时钟3进行二分频后，作为相位调整时钟4进行输出的具有相位反相功能的二分频电路50；和控制具有相位反相功能的二分频电路50的输出相位，以使相位基准时钟1与相位调整时钟4的相位关系成为基于相位选择信号2的相位关系的相位控制电路70。

而且，在图10中，具有相位反相功能的二分频电路50由以下部分构成：将选择时钟3进行二分频而输出二分频选择时钟52的二分频电路51；生成二分频选择时钟52的反相时钟的反相器53；和选择二分频选择时钟52和其反相时钟的任一者，作为相位调整时钟4进行输出的选择电路54。

此外，相位控制电路70由以下部分构成：进行相位基准时钟1与二分频选择时钟52的相位比较，且判定相对于二分频选择时钟52的相位基准时钟1的相位是在0°～180°的范围、还是在180°～360°的范围的相位比较部71；和将选择电路54控制为当该比较结果为基于相位选择信号2的相位范围时选择二分频选择时钟52作为相位调整时钟4进行输出，当不是上述情况时选择二分频选择时钟52的反相时钟作为相位调整时钟4进行输出的控制部72。

接着，针对图10所示的生成占空比50％的相位调整时钟4的相位调整电路的工作进行说明。在此，多相时钟生成电路10，以四相的多相时钟生成电路为例进行说明。

首先，四相的多相时钟生成电路10，生成相位基准时钟1的2倍频率的四相时钟。接着，利用选择电路20根据相位选择信号2来选择一个四相时钟作为选择时钟3。在此，四相时钟成为将相位基准时钟1的半周期进行4等分后得到的相位间隔的时钟，通过切换相位选择信号2，能够进行4等级的相位调整。此外，图11表示选择了相位基准时钟1、四相位时钟和四相位时钟之中标号[1]的时钟时的选择时钟3的示例。

接着，利用选择电路20选择的选择时钟3，通过二分频电路51被二分频，生成二分频选择时钟52。在此，二分频选择时钟52的相位状态，根据二分频电路51的初始状态或选择时钟3的输入时刻，相对于相位基准时钟1的相位是取0°～180°的范围、或180°～360°的范围的哪一个并不确定。此外，图11(a)表示二分频选择时钟52的相位相对于相位基准时钟1为0°～180°的范围的情况，图11(b)表示二分频选择时钟52的相位相对于相位基准时钟1为180°～360°的范围的情况。