[发明专利]用于电沉积铜的工艺,在穿硅通孔(TSV)中的芯片间、芯片到晶片间和晶片间的互连

说明书

技术领域

本发明涉及一种由高纯度铜电解形成导体结构的工艺，尤其涉及当制造诸如MEMS或半导体器件等器件时，由高纯度铜电解形成穿硅通孔(through-silicon vias，TSV)中的导体结构。这种TSV例如在堆叠布置或3D布置中的集成电路中是有用的，其中TSV提供了器件的各层之间的电连接，这里的TSV具有相对大的直径、相对大的深度、以及高的深宽比。

背景技术

对制造提供更好性能和改进的功能的更便宜、尺寸更小以及更轻的电子产品的需求正在持续增长。单个芯片上的电子器件的数量仍然在快速增长，并且2D布局容纳这些需求的能力也在被超越。根据工业路标，在2010年集成电路(ID)芯片尺寸将为30nm量级。这样小的芯片必须承载多于1亿个晶体管，对下一级封装而言这将需要多于10万个I/O。结果是，芯片和MEMS设计者已转向多级互连，其被称为三维(3-D)堆叠。3-D晶片堆叠表示这样的晶片级封装技术，其中特定组件(例如逻辑器件、存储器、传感器、A/D转换器等)均在分离的晶片平台上制造，然后使用穿硅通孔(TSV)集成到单个晶片规模的封装上，以提供3-D堆叠的多个元件之间的电气互连。由于这些器件沿纵轴互连，从而组件之间的电信号路径变的更短，这导致较低的寄生损耗、较低的功耗以及更好的系统性能。已经提出了通过电沉积和其它技术来制造TSV。尽管某些导电材料(例如金、多晶硅、锡铅(Sn-Pb)焊料)已经被用作互连材料，然而铜由于其较高的导电性和电迁移阻力仍然是最佳和最优先的选择。为了在深的穿孔(through-holes)(例如TSV)中沉积金属，电镀是最广泛应用的工艺。

TSV已被用于形成诸如MEMS和半导体器件等器件中的堆叠布置或3D布置中的各层之间的电连接，但是也遭遇了各种缺陷的产生，至少部分遭受到将高纯度铜电镀到TSV中的非常大的、高的深宽比通孔中的困难。例如，典型的TSV具有范围从约1.5微米到约10微米的内径(尽管TSV也可使用较大的直径)，以及范围从约5微米到约450微米乃至更深的深度(尽管在某些应用中5微米到25微米或100微米的晶片厚度更常见)。期望未来的内径例如为约1微米。当前，典型的TSV的深宽比(深度/宽度)可为约3∶1或更大，或者深宽比可为约5∶1，或者深宽比可为约10∶1，以及深宽比可高达50∶1，并且期望未来的深宽比一般为从约10∶1到约20∶1。将高纯度铜电沉积到这么高的深宽比的TSV的尝试已经部分成功，但是受到了如下问题所引起的困扰：(a)铜沉积中的内部应力在随后的加热中可引起晶片弯曲或变形，(b)不均匀的沉积(即晶界、晶体结构缺陷等)，(c)在电沉积的铜的体内的气体(气孔)和/或电镀池液体的掺杂物，以及(d)在TSV穿孔的入口和出口处的额外金属沉积。

对于这些问题，内部应力问题(a)可能是最棘手的，因为其导致贯穿形成有TSV的硅衬底的弯曲和变形，并且其可引起整个3D布置的失败。这种失败可能直到已经制造出整个器件之后才会出现，所导致的损失不仅是失败的硅衬底，还包括在失败时已经并入硅衬底的整个器件。

发明内容

在本发明的各实施例中，本发明避免了已知工艺的缺点，尤其是，本发明在最大化利用高纯度铜对TSV的电沉积填充的同时还使应力最小化了，避免了诸如掺杂物和气孔等缺点，同时还避免了在现有技术的TSV中已经发现的其它缺点。

本发明涉及一种由高纯度铜电解形成在形成于硅衬底(例如在半导体器件中使用的硅晶片)中的穿硅通孔(TSV)中的导体结构的工艺。根据本发明一个实施例的工艺可被归纳如下：

一种在硅衬底中的通孔中电沉积高纯度铜以形成穿硅通孔(TSV)的工艺，包括：

提供包括至少一个通孔的硅衬底，其中所述通孔包括内表面，该内表面具有范围从约1.5微米到约30微米的内部宽度尺寸、从约5微米到约450微米的深度以及至少为3∶1的深度∶宽度的深宽比；

可选择地，在所述通孔的内表面上形成介电层；

在介电层上方形成阻挡层，或者如果不存在介电层时在所述通孔的内表面上方形成阻挡层，其中所述阻挡层由防止铜扩散到所述硅衬底中的材料、或具有向阻挡层提供防止铜扩散到所述硅衬底中的能力的材料组成，或者包括所述材料；

在所述阻挡层上方形成具有足够厚度的基础金属层，并覆盖所述通孔的内表面，以获得用于随后的铜的电解沉积的足够的导电率；