[发明专利]用于管理型非易失性存储器的地址映射的体系结构

说明书

相关申请

本申请要求2008年12月23日提交的美国临时专利申请No.61/140,436以及2009年11月6日提交的美国专利申请No.12/614,369的优先权益，其每个申请通过引用被整体结合于此。

技术领域

本主题一般涉及对管理型(managed)非易失性存储器的访问和管理。

背景技术

闪存是一种电可擦除可编程只读存储器(EEPROM)。由于闪存是非易失性的并且是相对密集的，因此它们被用来在手持式计算机、移动电话、数字相机、便携式音乐播放器以及其它存储方案(例如磁盘)不适合的许多其它设备中存储文件和其它永久对象。

NAND是一种可像诸如硬盘或存储卡之类的块器件(block device)那样来访问的闪存。典型块大小是512字节的32页，其每个块大小是16KB的块大小。每块由多页组成。典型的页大小是512字节。与每页相关联的是用于存储检错和纠错校验和的多个字节(例如，12-16字节)。读取和编程逐页地来执行，擦除逐块地来执行，并且块中的数据仅可被顺序地写入。NAND依赖于纠错码(ECC)来补偿在常规器件操作期间可能翻转(flip)的比特。当执行擦除或编程操作时，NAND器件可以检测到未能进行编程或擦除的块并且在坏块映射关系中将这些块标记为坏的。数据可被写入不同的好块，并且坏块映射关系被更新。

管理型NAND器件组合原始的NAND与存储器控制器，来处理纠错和检错以及NAND存储器的存储器管理功能。在球栅阵列(BGA)封装件或支持标准化处理器接口的其它集成电路(IC)封装件，例如多媒体存储卡(MMC)和安全数字(SD)卡中，可商业获得管理型NAND。管理型NAND器件可以包括可利用一个或多个芯片选择信号来访问的多个NAND器件或管芯。芯片选择是在数电中用来从连接到同一总线的数个芯片中选择一个芯片的控制线。芯片选择通常是大多数IC封装件上的、将器件上的输入管脚与该器件内的内部电路相连的命令管脚。当使芯片选择管脚保持在非活动状态时，芯片或器件忽视其输入管脚上的状态改变。当使芯片选择管脚保持在活动状态时，该芯片或器件就像其是该总线上的唯一芯片那样来作出响应。

开放NAND闪存接口工作组(ONFI)已开发出了用于NAND闪存芯片的低层接口，以允许来自不同厂商的遵从器件之间的互操作性。ONFI规范版本1.0规定了：用于TSOP-48，WSOP-48，LGA-52和BGA-63封装件中的NAND闪存的标准物理接口(pin-out，接脚)；用于读取、写入和擦除NAND闪存芯片的标准命令集；以及用于自我标识的机制。ONFI规范版本2.0支持双通道接口，其中奇数芯片选择(也称为芯片使能或“CE”)连接到通道1并且偶数CE连接到通道2。物理接口对于整个封装件来说将具有不多于8个CE。

虽然ONFI规范允许互操作性，但是当前的ONFI规范未充分利用管理型NAND方案。

发明内容

所公开的体系结构使用地址映射来将主机接口上的块地址映射到非易失性存储器(NVM)器件的内部块地址。块地址被映射到用于选择由该块地址标识的同时可寻址单元(CAU)的内部芯片选择。所公开的体系结构支持用于读、写、擦除和获取状态操作的一般性非易失性存储器命令。该体系结构还支持用于支持平衡利用多CAU体系结构的读写操作的扩展命令集。

附图说明

图1是包括被耦合到管理型NVM封装件的主机处理器的示例存储器系统的框图。

图2A图示出了实现图2A的地址映射的管理型NVM封装件的示例地址映射。

图2B是图1的示例NVM封装件的框图。

图2C图示出了用于图1的管理型NVM封装件的示例地址映射方案。

图2D图示出了包括坏块替换的图2C的地址映射方案。

图3是使用带有地址的读命令的示例操作的流程图。

图4是使用带有地址的写命令的示例操作的流程图。

图5是使用带有地址的擦除命令的示例操作的流程图。

图6A-6B是使用StrideRead(跨度读)命令的示例操作的流程图。

图7是使用StrideWrite(跨度写)命令的示例操作的流程图。

图8图示出了图1的NVM封装件中的命令队列的使用。

图9是用于将命令记录在图8所示的命令队列中的示例处理的流程图。

具体实施方式

存储器系统概述