[发明专利]数据处理装置以及数据处理方法

说明书

技术领域

本发明涉及对存储装置中保存的数据进行保护的技术。

背景技术

移动电话等的嵌入设备由于具备付费内容等有价值的资产，所以成为非法获得该资产的攻击对象。作为该攻击之一，有数据探测(data probing)。数据探测是从MPU(Micro Processor Unit)芯片与外部RAM(Random Access Memory)之间露出的数据总线布线读出数据的攻击。

作为防止因该数据探测而导致的信息泄漏的方法，有数据扰频(data scramble)。数据扰频是通过在从MPU芯片向外发出数据之前将数据转换成扰频数据，来对攻击者加密该数据内容的技术。

这里针对图1进行说明。图1中图解说明了现有的数据扰频的一个例子。

在图1中，作为数据处理装置的MPU芯片1具有位宽都是w-bit的地址总线11和数据总线12，与作为存储装置的外部RAM2分别连接。并且，MPU芯片1在内部具有处理器100和扰频部200。

地址总线11输出由处理器100输出的、赋予给外部RAM2的地址数据。

扰频部200对处理器100输出的写入数据、即与由地址总线11输出的地址数据确定的外部RAM2的存储位置对应的该写入数据进行扰频，来获得加密数据。

数据总线12输出扰频部200获得的加密数据。

对图1所示的扰频部200的构成进一步加以说明。

扰频部200构成为具备：密钥寄存器201、异或运算电路(以下称为“XOR电路”)202、替代函数处理部203、以及XOR电路204。

密钥寄存器201是存储有w-bit扰频密钥数据K的寄存器。

XOR电路202求出和地址总线11输出的地址数据相同的地址数据、与密钥寄存器201中储存的扰频密钥数据的每一位的异或。

替代函数处理部203进行使从XOR电路202输出的w-bit数据的输入，与由w-bit位表现的任意一个数据唯一对应地加以输出的替代转换处理。

XOR电路204在扰频动作时，求出处理器100输出的写入数据、与从替代函数处理部203输出的和地址数据对应的数据(掩码(mask)值)的每一位的异或。从该XOR电路204输出的数据是将写入数据扰频后的加密数据，该数据被从数据总线12向外部RAM2输出。该加密数据被存储到外部RAM2中的、由地址总线11输出的地址数据确定的存储位置。

在MPU芯片1从外部RAM2读出该加密数据的情况下，扰频部200进行去扰频(descramble)动作。

MPU芯片1从外部RAM2读出加密数据时由地址总线11输出的地址数据与写入该加密数据时的地址数据相同。因此，如果密钥寄存器201的扰频密钥数据K与替代函数处理部203中的替代转换F这两者和扰频动作时的相同，则加密数据读出时从替代函数处理部203输出的掩码值与加密数据写入时的掩码值相同。

XOR电路204在去扰频动作时求出从外部RAM2读出的加密数据、与从替代函数处理部203输出的掩码值的每一位的异或。这里，由于加密数据写入时和读出时掩码值相同，所以加密数据与掩码值的异或成为原来的写入数据。这样结束了加密数据的去扰频，得到的原来的写入数据被处理器100读入。

这样，在图1所示的构成中，MPU芯片1内部的扰频部200进行向外部RAM2写入的数据的扰频。即，由于处理器100与扰频部200的布线没有露出到MPU芯片1外部，所以无法通过数据探测来读出被实施扰频前的写入数据。

另外，在该图1所示的构成中，进行数据处理的处理器100一般地利用在准备写入数据之前，可以对地址总线11准备地址数据这一特性，来进行掩码值的预先计算。如此地通过尽量减少针对写入数据的处理，实现了在处理器100与外部RAM2之间所被允许的延迟时间内完成扰频处理这一高速响应性能。

一般在向存储装置写入的数据的扰频中，如果通过公共密钥分组加密等生成掩码值，则能够提高安全性，即使处理方式被公开了，也能够确保安全性。但是，由于公共密钥分组加密一般处理复杂，所以如果使用公共密钥分组加密，则难以满足传输写入数据的数据总线12所要求的条件、即高速响应性能。

另一方面，采用图1所示的构成的扰频通过把扰频部200嵌入到MPU芯片1内，来将攻击者难以知晓生成掩码值的算法作为安全性的担保。由于采用该构成的扰频与即使扰频的算法被公开但引入了安全的加密处理的情况相比计算量少，所以具有能够高速处理这一特征。