[发明专利]用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统

说明书

背景技术

当前的印刷电路板(PCB)技术可以使用若干种不同类型的拓扑布局来布置双列直插式存储模块(DIMM)连接器。期望最大化每个存储通道的DIMM连接器的数量以获得高的存储容量，同时以存储通道能够支持的最大可能的频率进行操作。一种解决方案是将所有的DIMM连接器都布置在多核插座附近以保持迹线长度尽可能短。然而，当支持越来越多的DIMM连接器以获得更高的存储容量时，连接DIMM连接器的信号迹线在传统拓扑中被加长。例如，在双数据速率2(DDR2)存储技术的情况下，以传统拓扑布线的每存储通道4个DIMM连接器可以获得667MHz的边缘结果。

而且，通过使用通孔DIMM连接器并通过将通孔DIMM连接器仅布置在PCB的一侧，远离多核插座的DIMM连接器组将设定存储总线能够操作的速度。因此，与最大数量的DIMM连接器装配在一起的高负载总线会因影响时序参数的长迹线的电容效应而导致更低的速度。

发明内容

印刷电路板(PCB)组件的实施例包括具有顶面和底面的PCB、布置在PCB的顶面的第一表面安装技术(SMT)双列直插式存储模块(DIMM)连接器以及布置在PCB的底面的第二SMT DIMM连接器。第二SMT DIMM连接器与第一SMT DIMM连接器共享至少一个过孔。

用于降低大的存储器覆盖区中的迹线长度和电容的方法的实施例包括：将第一表面安装技术(SMT)双列直插式存储模块(DIMM)连接器布置在印刷电路板(PCB)的顶面；将第二SMT DIMM连接器布置在PCB的底面；以及允许第二SMT DIMM连接器与第一SMT DIMM连接器共享至少一个过孔。

用于降低大的存储器覆盖区中的迹线长度和电容的系统的实施例包括：用于将第一表面安装技术(SMT)双列直插式存储模块(DIMM)连接器布置在印刷电路板(PCB)的顶面的模块；用于将第二SMT DIMM连接器布置在PCB的底面的模块；以及用于允许第二SMT DIMM连接器与第一SMT DIMM连接器共享至少一个过孔的模块。

附图说明

将参照附图来详细描述用于降低大的存储器覆盖区(memory footprint)中的迹线长度和电容的方法和系统的示例性实施例，其中类似的标号指代类似的元件，并且其中：

图1、2和3分别示出了示例性的菊花链、T形和星形拓扑布局，它们是用于布置双列直插式存储模块(DIMM)连接器的传统拓扑布局；

图4示出了用于每存储通道4个DIMM配置的示例性棕榈树拓扑布局，其利用了用于降低大的存储器覆盖区中的迹线长度和电容的示例性系统；

图5和6是图4的示例性棕榈树拓扑布局的DIMM连接器的放大视图；以及

图7是示出了用于降低大的存储器覆盖区中的迹线长度和电容的示例性方法的流程图。

具体实施方式

描述了用于降低大的存储器覆盖区中的迹线长度和电容的系统和方法。如上所述，期望最大化每个存储通道的双列直插式存储模块(DIMM)连接器的数量，同时以存储通道能够支持的最高可能的频率进行操作。当每个存储通道使用更多的DIMM连接器时，总的总线带宽会受到迹线长度和迹线电容的影响。为了降低总的迹线长度和迹线电容，该系统和方法使用棕榈树拓扑布局，即背靠背DIMM布局，来以镜像的方式将表面安装技术(SMT)DIMM连接器(而非通孔连接器)背靠背地布置在印刷电路板(PCB)的每一侧。与将所有的DIMM连接器(或通孔DIMM插座)布置在PCB的一侧的传统拓扑布局(诸如菊花链、T形和星形拓扑布局)相比，该系统和方法可以改善信号传播时间。

图1示出了示例性的菊花链拓扑100布局。对于每个存储通道，菊花链拓扑100提供了迹线布线，即从多核插座130到DIMM₁ 141的连接110、从DIMM₁ 141到DIMM₂ 142的连接122、从DIMM₂ 142到DIMM₃ 143的连接123以及从DIMM₃ 143到DIMM₄ 144的连接124。

图2示出了示例性的T形拓扑200布局。对于每个存储通道，T形拓扑200需要至少两层连接：一层用于从多核插座230到DIMM₂ 242的连接210，以及第二层用于从DIMM₂ 242到DIMM₁ 241和DIMM₃ 243的连接220。