[发明专利]用于制作面向掩模ROM的制造的布局图案的系统、使用该系统制造的掩模ROM、以及用于制作掩模图案的方法

说明书

技术领域

本发明涉及用于制作面向掩模ROM的制造的布局图案的系统、使用该系统制造的掩模ROM、以及用于制作布局图案（layout pattern）的方法。

背景技术

历来，作为非易失性地存储信息的器件，已知掩模ROM（Read Only Memory，只读存储器）。这样的掩模ROM通过在半导体上形成规定的电路图案，从而存储特定的信息（也称为“ROM码”）。这样的掩模ROM典型地是通过对半导体基板使用记述有电路图案的光掩模进行曝光处理来制造的。因此，需要高效率地制作要在这样的光掩模描绘的电路图案（以下，也称为“布局图案”）。

 作为制作这样的掩模ROM的布局图案的现有技术，已知日本特开平06-215070号公报（专利文献1）、日本特开平06-139309号公报（专利文献2）、以及日本特开平05-189521号公报（专利文献3）等。

近年来，伴随着信息通信技术的急速的进步，针对这样的掩模ROM，特别要求开发的短时间化、即TAT（Turn Around Time，开发周期）的缩短。另一方面，在搭载掩模ROM的制品的开发过程中，要在掩模ROM中存储的ROM码被频繁地变更的情况也多。

现有技术文献

专利文献

专利文献1：日本特开平06-215070号公报；

专利文献2：日本特开平06-139309号公报；

专利文献3：日本特开平05-189521号公报。

发明内容

发明要解决的课题

在现有的制作布局图案的系统中，每当变更ROM码时，产生将布局图案全部重新制作的作业。再有，在特定的掩模ROM中，也存在通过使用在上述的日本特开平05-189521号公报（专利文献3）中公开的布局图案产生装置而能够缩短TAT的情况。可是，在同一半导体基板上搭载处理器和存储器的SOC（Silicon On a Chip，单晶片系统）等中，由于掩模ROM的配置位置自身被频繁地变更，所以不能够直接应用在日本特开平05-189521号公报（专利文献3）中公开的布局图案产生装置。

此外，近年来从信息安全上的观点出发，希望保持ROM码的机密性的要求也不断高涨。因此，采用如下工序的情况变多，即，使用与本来的ROM码不同的暂定的ROM码，进行装置的设计开发，在此基础上在最终工序中变更为本来的ROM码，决定布局图案。

可是，在现有的制作布局图案的系统中，并不能充分地应对上述那样的工序。

本发明正是为了解决这样的问题而完成的，其目的在于提供一种能够在保持要在掩模ROM中存储的码的机密性的同时制作掩模ROM的布局图案的系统。此外，本发明的另一个目的在于提供通过这样的系统制造的掩模ROM。进而，本发明的另一个目的在于提供一种能够保持要在掩模ROM中存储的码的机密性，并且制作掩模ROM的布局图案的用于制作布局图案的方法。

用于解决课题的方案

根据本发明的一个方面，提供一种系统，用于制作面向掩模ROM的制造的布局图案。本系统包含第1信息处理装置和第2信息处理装置。第1信息处理装置包含：用于受理要制造的掩模ROM的设计参数的模块；和用于生成第1码的模块。第1码从存储在要制造的掩模ROM中存储的第2码被独立地决定。本系统还包含：用于生成与第1码对应的第1设计信息的模块；以及用于输出储存有命令的程序文件的模块。在程序文件中，赋予有表示第1码和第1设计信息的关联的识别信息。第2信息处理装置构成为当在程序文件中储存的命令通过所述第2信息处理装置而被执行时，包含以下的模块。以下的模块包含：用于受理第2码的模块；用于基于第1码和第1设计信息，生成与第2码对应的第2设计信息的模块；以及基于识别信息，在关联起来的第1码和第1设计信息不存在的情况下，禁止第2设计信息的生成的模块。

优选用于生成第1码的模块随机地决定第1码。

优选第1信息处理装置和第2信息处理装置以能够进行数据通信的方式被网络连接，第1信息处理装置将第1码、第1设计信息和程序文件经由网络向第2信息处理装置递送。

根据本发明的另一个方面，提供一种使用上述的系统制造的掩模ROM。