[发明专利]流水线型AD变换器及其输出校正方法

说明书

技术领域

本发明涉及流水线型AD变换器，特别涉及流水线型AD变换器输出的数字校正。

背景技术

在信号处理领域，经常使用将模拟信号变换为数字信号的AD变换器。AD变换器存在各种各样的类型，其中之一有流水线型AD变换器。流水线型AD变换器将多个AD变换级(AD conversion stage)级联连接而构成。各AD变换级根据输入电压与一个或多个参照电压的大小比较结果来输出1比特或数比特的数字值，并且对从输入电压中减去与该数字值相对应的电压而得到的残差电压进行放大后输出。然后，通过将各AD变换级所输出的数字值的比特位置错位相加来实现多比特的AD变换。

在此之前，流水线型AD变换器的精度，通过利用高相对精度的电容元件和运算放大器的高增益特性等来确保。换言之，通过模拟电路的高性能化、高精度化而实现了流水线型AD变换器的高精度化。然而，随着近年来LSI工艺的微型化的进步，在模拟电路中也寻求使用了微型元件的小面积化、低功率化。因此，模拟特性的提高导致流水线型AD变换器的高精度化变得越来越困难。因此，采用了将对各AD变换级中的残差电压的放大误差进行量子化后得到的校正值，加在实际的AD变换值上这样的数字域上的校正(例如，参照专利文献1以及2)。像这样，通过在数字域上对AD变换级的非线性误差进行校正，能够使用虽然变换精度较低但小面积或者低功率的模拟电路来实现高精度的流水线型AD变换器。并且，存在如下技术：在数字域上对由于参照电压的误差从而模拟输入范围的中央值不被变换为数字输出范围的中央值这样的偏移误差进行校正(例如，专利文献3参照)。

此外，存在使两个流水线型AD变换器并联地工作来进行双采样的技术(例如，参照非专利文献1)、和在两个AD变换级间交替地使用残差电压放大用的运算放大器的技术(例如，参照非专利文献2)。在不共有运算放大器的单采样中能够确保按照每1个时钟来对运算放大器的输入节点的残留电荷进行复位的定时，与此相对，在上述的双采样或者交替使用运算放大器这样的放大器共享构成中，由于运算放大器被多个AD变换级共有，因此无法确保这样的定时。因此，产生共有运算放大器的记忆效应所引起的记忆效应误差。特别是，在共有运算放大器的增益较小的情况下，记忆效应的影响变大。因此，存在如下技术：通过由两个AD变换级来共有两个运算放大器，并按照每1个时钟来对一个运算放大器的反相输入以及正相输入进行切换，从而在模拟域消除了共有的两个运算放大器的输入节点的残留电荷(例如，参照专利文献4)。

在先技术文献

专利文献

专利文献1：美国专利第5,499,027号说明书

专利文献2：美国专利第6,369,744号说明书

专利文献3：日本特开2006-109403号公报

专利文献4：美国专利第7,304,598号说明书

非专利文献

非专利文献1：Sumanen，L.；Waltari，M.；Halonen，K.，″A 10-bit 200MS/s CMOS parallel pipeline A/D converter″，Solid-State Circuits Conference，2000.ESSCIRC′00.Proceedings of the 26th European，19-21 Sept.2000，Page(s)：439-442

非专利文献2：Nagaraj，K.；Fetterman，H.S.；Shariatdoust，R.S.；Anidjar，J.；Lewis，S.H.；Alsayegh，J.；Renninger，R.G.，″An 8-bit 50+Msamples/s pipelined A/D converter with an area and power efficient architecture″，Custom Integrated Circuits Conference，1996.，Proceedings of the IEEE 1996，5-8 May 1996 Page(s)：423-426

发明内容

发明要解决的课题

现有技术的偏移误差校正，作为模拟输入范围的中央值，将模拟值0输入到各AD变换级，并将与中央值之间的误差作为偏置校正值。在此，模拟值0的输入是为了进行偏移误差校正而额外需要的步骤。因此，在现有技术的偏移误差校正中，不但需要用于生成模拟值0的电路构成，而且由于新的步骤追加而校正时间增大。