[发明专利]误差添加装置

说明书

技术领域

本发明涉及一种在误差添加装置中，即使以高速率添加误差也可在测试 对象装置侧不引起帧失步而进行误差校正测试的技术，该误差添加装置向具 有预定的帧结构的数据信号添加误差并给予测试对象装置进行所述误差校正 功能测试。

背景技术

传输数据信号时，通常以预定格式的帧单位进行，具有这种帧结构的数 据信号时，在各帧的前头插入预先确定的特定信号，以使在接收侧取得帧同 步。

例如，在光网络中利用的OTN(光传输网)等同步数字传输系统的帧中， 如图6所示，在前头具有插入称之为FAS(帧定位信号)的预定位长的特定信号 的帧结构，将该FAS或者含有该FAS的数据送到前头。

在处理具有这种帧结构的数据信号的传输设备中，也具有对接收的数据 信号的误码进行检测处理并更正该误码的功能，即FEC(前向纠错)功能。为 了所述测试，使用了用于在数据信号中添加误差的误差添加装置。

图7是表示以往的误差添加装置10的结构的图，从数据信号发生器5 将具有上述的帧结构并例如以N位宽(N为多个)输出的数据信号D和从误 差信号发生器11以N位宽输出的误差信号E(例如伪随机信号)输入到误差 添加器12，在误差添加器12中将对应于误差信号E的误差添加到数据信号D， 输出添加该误差的N位宽的数据信号D′。

而且，在此，数据信号发生器5和误差信号发生器11，例如接收未图示 的共同的时钟，误差信号发生器11所输出的N位数据时刻调整成同步于从数 据信号发生器5输入的数据信号D的N位数据。

所述误差添加是通过下述方式进行的，例如将数据信号D的N位数据设 为d₁～d_N，将误差信号E的N位数据设为e₁～e_N，则通过求出对于各位数据 的组(d₁、e₁)、(d₂、e₂)、...(d_N、e_N)的各异或逻辑(EXOR)，将其结果 作为添加误差的N位数据信号D′输出。

在此，误差信号E的输出速率在比数据信号D的输入速率低的范围内可 通过未图示的控制器进行变化，使误差信号E的输出速率变化的同时，进行 测试对象设备的FEC功能测试。其中，在实际进行测试对象设备的测试时， 将N位宽的数据信号D′转换成串行数据并给予测试对象设备。

另外，对数据信号添加误差的技术在如下的专利文献1公开。

专利文献1：日本专利公开2002-330192号公报

然而，在上述的以往的误差添加装置中，因为未规定误差的添加时刻， 所以以高速率添加误差时，存在如下问题：以高频率误差添加到帧前头的特 定信号(FAS)的区域，在测试对象设备侧产生帧失步，而无法正确进行误 差校正功能的测试。

发明内容

本发明的目的在于解决上述问题，提供一种误差添加装置，即：提供即 使以高速率添加误差也可在测试对象装置侧不引起帧失步而进行测试的误差 添加装置。

为了实现上述目的，本发明的一种误差添加装置，接收具有在前头插入 特定信号的帧结构的数据信号，在该数据信号中添加误码而输出，其特征在 于，

设置有接收表示输入上述数据信号的帧的前头的时刻的帧同步信号，以 控制上述误码添加在上述特定信号的区域以外的位置的误差添加控制器 (30)。

如上所述，因为本发明的误差添加装置设置有接收表示输入数据信号的 帧的前头的时刻的帧同步信号以便控制误差添加在特定信号的区域以外位置 的误差添加控制器，所以由于不能形成对特定信号的误差添加，因此即使以 高速率添加误差也可在测试对象装置侧不引起帧失步而进行测试。

附图说明

图1是本发明的实施方式的结构图。

图2是实施方式的重要部分的电路实例。

图3是实施方式的重要部分的电路实例。

图4(a)～(f)是FAS的位长等于数据宽度时的工作说明图。

图5(a)～(f)是FAS的位长短于数据宽度时的工作说明图。

图6是表示帧结构一个例子的图。

图7是现有装置的结构图。

符号说明

5：数据信号发生器