[发明专利]半导体装置及其芯片选择方法有效

专利信息
申请号: 201010000913.5 申请日: 2010-01-20
公开(公告)号: CN102054823A 公开(公告)日: 2011-05-11
发明(设计)人: 陈伸显;李锺天 申请(专利权)人: 海力士半导体有限公司
主分类号: H01L25/00 分类号: H01L25/00
代理公司: 北京弘权知识产权代理事务所(普通合伙) 11363 代理人: 郭放;黄启行
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 及其 芯片 选择 方法
【说明书】:

相关申请的交叉引用

根据35U.S.C.§119(a),本申请要求于2009年10月29日提交的韩国专利申请No.10-2009-0103596的优先权,其全部内容通过引用纳入本文,如同全文列出一样。

技术领域

本公开内容的各方面总的来说涉及一种半导体存储装置,具体地说涉及一种包括芯片选择电路的半导体装置。

背景技术

为了提高半导体装置的集成密度,近来正在开发将多个芯片堆叠和封装成单个封装体的三维(3D)半导体装置。由于3D半导体装置在单个器件内包括多个芯片,因此3D半导体装置配置为使得电信号可以将多个芯片中的每一个与其它芯片区别开,并且从多个芯片中选择特定的芯片。

图1是示出包括现有技术的芯片选择电路的半导体装置的构造的示图。如图1所示,构成半导体装置的三个芯片即芯片1、芯片2以及芯片3以一个位于另一个顶上的方式堆叠,但未形成精确的垂直对齐。芯片1至芯片3中的每一个包括单独的芯片选择引脚(或焊盘)1和2以接收芯片选择信号。通过两个芯片选择引脚1和2施加两个电压,例如外部电压VDD和接地电压VSS,给芯片1至芯片3中的每一个。因此,基于所施加的两个电压VDD和VSS可以从三个芯片芯片1至芯片3中选择特定的芯片。如图1所示,由于现有技术的半导体装置包括两个芯片选择引脚1和2,因此最多可进行四个芯片选择。

然而,由于现有技术的半导体装置需要配备有上述的单独的芯片选择引脚,因此难以保证用于严格限制可获得的芯片选择数量的芯片选择引脚的表面区域。另外,由于需要单独的布线连接以对芯片选择引脚提供电压VDD和VSS,因此需要复杂的布线结构。此外,根据现有技术,由于芯片以在垂直方向非对齐方式堆叠,因此封装结构复杂,并且难以将多个芯片封装成单个封装体。

发明内容

因此,需要可克服上述一个或多个问题的改进的半导体存储装置以及相关的芯片选择方法。因而,本发明的各方面可提供能够通过使用穿透硅通孔(TSV)来产生芯片选择信号的半导体装置以及相关的芯片选择方法。

为了获得优点,并根据本发明的目的,如本文具体实施和宽泛描述的,本发明的一个示例性方面可提供一种具有多个芯片的半导体装置,包括:穿透硅通孔(TSV),配置为将多个芯片耦合在一起,并配置为串联耦合到多个电压降单元,其中,多个电压降单元中的每一个被包括在多个芯片中的相应的一个芯片内;多个信号转换单元,多个信号转换单元中的每一个设置于多个芯片中的相应的一个芯片内,并且配置为将从多个芯片中的相应的一个芯片的电压降单元输出的电压转换成数字编码信号,并且将数字编码信号提供作为多个芯片中的相应的一个芯片的芯片识别信号;以及多个芯片选择信号产生单元,多个芯片选择信号产生单元中的每一个设置于多个芯片中的相应的一个芯片内,并且配置为将芯片识别信号与芯片选择识别信号比较,以产生多个芯片中的相应的一个芯片的芯片选择信号。

本发明的另一方面可提供一种用于具有多个芯片的半导体装置的芯片选择方法,包括步骤:通过使用TSV将具有彼此不同的电平的多个电压中的每一个施加到多个芯片中的相应的一个芯片,并且将芯片标识符分配给多个芯片中的相应的一个芯片;以及,选择被分配有与芯片选择标识符相匹配的芯片标识符的芯片。

附图说明

结合于该说明书中并构成该说明书一部分的附图图示了本发明的各个方面,并且与说明书一起用于解释本发明的原理。

图1是示出包括现有技术的芯片选择电路的半导体装置的构造的示图;

图2是示意性示出根据本发明实施例的半导体装置的构造的方框图;以及

图3是示出图2中的第一芯片选择信号产生单元的实施例的构造的示图。

具体实施方式

下文中,将参照附图并通过优选实施例描述根据本发明的半导体装置及其芯片选择方法。

图2是示意性示出根据本发明实施方式的半导体装置的构造的框图。如图2所示,第一至第三芯片c0至c2以一个位于另一个顶上的方式并以垂直对齐的形式堆叠,并且经多个穿透硅通孔(TSV)彼此耦合,第一至第三芯片c0至c2构成半导体装置1。图2示出具有三个堆叠芯片的结构,但本发明并不局限于该具体实施例。另外,出于描述图2中的半导体装置1的操作的目的,示出了第一和第二TSV即TSV1和TSV2。第一和第二TSV即TSV1和TSV2穿透第一至第三芯片c0至c2,并将第一至第三芯片c0至c2耦合到一起。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010000913.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top