[发明专利]一种时钟生成及平滑装置

说明书

技术领域

本发明涉及通信技术领域中的一种装置，特别是涉及一种时钟生成及平滑装置。 

背景技术

SDH信号传输过程中，需要对低速PDH信号进行复用与解复用。从SDH信号解复用出的包含PDH的支路信号速率仍然保持高速的SDH信号速率，需要将PDH信号的速率降低到正常的PDH信号的速率，以便发给PDH帧处理芯片进行PDH信号的各种操作。目前，由于PDH信号速率和SDH信号速率并不是整倍数关系，所以解复用生成的PDH信号时钟不规则，容易引起下游芯片的误判产生误码。 

发明内容

本发明旨在提供一种能够从SDH信号解复用过程产生平滑的PDH时钟的时钟生成及平滑装置。 

本发明一种时钟生成及平滑装置的技术方案如下： 

本发明一种时钟生成及平滑装置，包括FIFO，步长调整模块和记数器，高速SDH数据作为所述FIFO的输入数据，SDH时钟作为FIFO的写时钟，高速参考时钟作为读时钟，用于读取FIFO，步长调整模块和计数器中的数据，从FIFO读出的数据为低速PDH数据；FIFO使用深度数据发送给步长调整模块，所述的步长调整模块经过判断向计数器输出累加步长值，所述的计数器根据步长值进行累加获得计数值，所述的计数值到达上限后将输出信号进行反转，最终生成平滑的PDH时钟。 

本发明一种时钟生成及平滑装置的有益效果在于：应用本发明一种时钟生成及平滑装置所产生的PDH时钟信号平滑，能够有效地避免由下游芯片误判而产生的误码。 

附图说明

图1是本发明一种时钟生成及平滑装置的结构示意图。 

具体实施方式

本发明一种时钟生成及平滑装置的时钟平滑功能的实现原理在于：当FIFO使用深度超过某规定数值，说明FIFO的读时钟速率过低，步长调整模块加大步长，从而，输出时钟速率加大；当FIFO使用深度小于某规定数值，步长调整模块减小步长，从而，输出时钟速率减慢，进而使生成的时钟信号总体上的速率的平滑。 

参见附图1，本发明一种时钟生成及平滑装置，包括FIFO，步长调整模块和记数器，高速SDH数据作为所述FIFO的输入数据，SDH时钟作为FIFO的写时钟，高速参考时钟作为读时钟，用于读取FIFO，步长调整模块和计数器中的数据，从FIFO读出的数据为低速PDH数据；FIFO使用深度数据发送给步长调整模块，所述的步长调整模块经过判断向计数器输出累加步长值，所述的计数器根据步长值进行累加获得计数值，所述的计数值到达上限后将输出信号进行反转，最终形成规则、平稳的PDH时钟。