[发明专利]运算放大电路

说明书

技术领域

本发明涉及输入电压范围为从负电源电压到正电源电压的CMOS输 入运算放大电路。

背景技术

作为现有的CMOS运算放大电路，公知有如图4所示的电路(例如 参照专利文献1)。

运算放大电路可被大体分成差动输入电路部100和折叠式共源共栅 (folded-cascode)放大电路200这两个模块。

首先，说明差动输入电路部100的动作。在VDD端子与VSS端子之 间施加电源电压。对INP端子和INM端子施加差动输入信号。差动输入 电路部100的输入差动对由N型MOS晶体管MN1和MN2以及P型MOS 晶体管MP1和MP2构成。通过以这种方式构成输入差动对，当输入电压 较低时，P型MOS晶体管差动对工作，而当输入电压较高时，N型MOS 晶体管差动对工作，由此能够实现大输入电压范围内的动作。即，能够确 保差动输入信号的电压范围为从负电源电压(VSS)到正电源电压(VDD)。

MOS晶体管MS1是电流切换电路的MOS晶体管。

当差动晶体管对的输入电压高至接近VDD时，MOS晶体管MS1导 通。由于MOS晶体管MS2与MOS晶体管MS3的电流镜电路的作用， 恒流源Ib1的电流流过N型MOS晶体管MN1和MN2。因此，N型MOS 晶体管差动对工作。

当差动晶体管对的输入电压低至接近VSS时，MOS晶体管MS1截 止。恒流源Ib1的电流流过P型MOS晶体管MP1和MP2。因此，P型 MOS晶体管差动对工作。

接下来，说明折叠式共源共栅电路部200的动作。折叠式共源共栅 电路部200对来自差动输入电路部100的P型MOS晶体管差动对和N 型MOS晶体管差动对的信号进行电流相加，输出到输出端子OUT。

电压源Vb2向MOS晶体管MP5和MP6提供共源共栅偏置电压。 例如图5所示，由恒流源Ib4向以饱和方式连接的MOS晶体管MB1流 入电流，使其产生电压。

通常，用式(1)来表示以饱和方式连接的MOS晶体管的栅极/源极 间电压Vgs。

Vgs=2×Idβ+Vt---(1)]]>

这里，Id是MOS晶体管的漏极电流(＝恒流源Ib4的恒定电流值)， β是由MOS晶体管的工艺和尺寸决定的参数，Vt是MOS晶体管的阈值 电压。

当差动输入电路部100的差动晶体管对的输入电压低至接近VSS 时，电流切换MOS晶体管MS1截止，因此没有电流流过N型MOS晶 体管MN1和MN2。在该状态下，折叠式共源共栅放大电路的MOS晶体 管MP3和MP4的电流值为从恒流源Ib2和恒流源Ib3的电流中减去恒流 源Ib1的一半电流后的值。恒流源Ib2和恒流源Ib3构成为流出相同电流 值IB2的电流。如果设恒流源Ib1的电流值为IB1，则MOS晶体管MP3 和MP4的电流值为IB2-IB1/2。

另一方面，当差动晶体管对的输入电压高至接近VDD时，电流切换 MOS晶体管MS1导通，因此电流流过N型MOS晶体管MN1和MN2。 假设在MOS晶体管MS3中流过与恒流源Ib1的电流值相同的电流，则 折叠式共源共栅电路的MOS晶体管MP3和MP4的电流值为IB2+IB1/2。

即，通过输入电压来改变MOS晶体管MP3和MP4的电流值。

由式(2)给出MOS晶体管的饱和电压Vdsat。