[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置，且特别涉及一种半导体装置的栅极结构及其形成方法。

背景技术

原子层沉积(ALD)及化学气相沉积(CVD)为两种用于形成金属栅极结构的传统技术。然而，在使用前述技术形成金属层后，由于沉积金属层时会形成较厚的侧壁，而使P型场效应晶体管/N型场效应晶体管的缝隙可能会过窄。

在P型场效应晶体管工艺中，过窄的缝隙可能会影响随后填充金属至此缝隙中的流程。当半导体装置的尺寸缩小时，缝隙窄小的宽度即变成棘手的问题(例如，装置尺寸小于N28)。此外，对于N型场效应晶体管工艺来说，一旦形成金属层，需要自N型场效应晶体管移除部分的金属层。然而，缝隙可能过窄，使得用于移除金属的液体无法有效流过其中。因此，由于原子层沉积及化学气相沉积工艺会造成过窄的缝隙，基于以上原因，不适合使用原子层沉积及化学气相沉积工艺。

物理气相沉积(PVD)为另一种金属栅极的形成技术。物理气相沉积的参数可被精确的调整及控制(例如垂直及水平的沉积速率)，且可易于形成具有缝隙较大的金属层(相较于原子层沉积及化学气相沉积)。原子层沉积及化学气相沉积的另一缺点为顺应性(conformal)沉积于沟槽，且无法控制金属层的侧壁部分及底部部分的厚度。然而，使用物理气相沉积可控制这些条件。

尽管物理气相沉积具有上述的优点，其不适于形成金属层的缺点为会沿着金属层顶部表面形成悬突部分。此悬突部分会使顶部表面的缝隙变小。因此，基于以上理由，不适合以传统的物理气相沉积形成栅极。

因此，业界需要的是一种使用物理气相沉积形成栅极的改良工艺。

发明内容

为了解决现有技术存在的上述问题，本发明提供一种半导体装置的制造方法，包括：提供一具有一栅极沟槽的半导体基底(substrate)；沉积一金属层于该基底上，以部分填满该沟槽，使该金属层包含一底部部分及一侧壁部分，其中该侧壁部分较该底部部分薄；形成一保护层于该金属层上，以使一部分的该保护层保护该沟槽中的一部分的该金属层；以及移除该金属层未受保护的部分。

本发明也提供另一种半导体装置的制造方法，包括：提供一具有一栅极沟槽的半导体基底；使用物理气相沉积工艺(PVD)沉积一金属层于该基底上，以部分填满该沟槽，其中该金属层包含一底部部分及一侧壁部分，且该侧壁部分较该底部部分薄；形成一涂布层该金属层上；回蚀刻该涂布层以使一部分的该涂布层保护该沟槽中的一部分的该金属层；以及移除该金属层未受保护的部分。

本发明还提供一种半导体装置，包括；一半导体基底；一源极及漏极区域，形成于该半导体基底；以及一栅极结构，位于该基底上的源极及漏极区域之间，该栅极结构包含：一具有一顶部表面的沟槽；及一金属层，部分填满该沟槽，其中该金属层包含一侧壁部分及一底部部分，且其中该侧壁部分较该底部部分薄。

本发明能够使用物理气相沉积形成栅极。

为让本发明的上述和其他目的、特征、和优点能还明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。

附图说明

图1～图5为本发明一实施例的以后栅极工艺制造半导体装置于各种制造阶段的剖面图。

图6为依照本发明揭示的一实施例的含后栅极工艺的栅极形成方法的流程图。

上述附图中的附图标记说明如下：

100～半导体装置

110～基底

120a、120b～沟槽

125a、125b～沟槽的顶部表面

130～金属层

140a、140b～悬突物

160a、160b～金属层的侧壁部分

170a、170b～金属层的底部部分

200～半导体装置

210～涂布层

300～半导体装置

400～半导体装置

500～半导体装置

510～第二涂布层

具体实施方式

本发明公开了形成基底上的集成电路装置，且特别公开了一种集成电路(包含场效应晶体管装置)中的栅极结构元件的制造方法。可知的是，本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。在本说明书的各种例子中可能会出现重复的元件符号以便简化描述，但这不代表在各个实施例和/或附图之间有何特定的关连。此外，本发明所提供的“后栅极”金属栅极工艺的实施例，为本领域普通技术人员所知悉，可应用于其他工艺和/或使用其他材料。