[发明专利]一种存储器装置及其操作方法

说明书

技术领域

本发明是有关于可编程电阻存储器装置以及操作此存储器装置的方法。

背景技术

许多电子系统需要非易失性存储器，其在高温下具有非常长的保持时间，且又可重写以用于更新储存于其中的程序代码(code)及数据。然而，没有多少存储单元技术可满足此两种要求。

可通过以适合于集成电路中所实施的电平(level)施加电流来致使基于相变的存储材料(如基于硫族化合物的材料及类似材料)在非晶相与结晶相之间变相。

在现有的相变存储器中，通过施加电流来储存数据，所述电流对相变材料进行加热，以致使主动区域在非晶相与结晶相之间转变。因为相变作为加热的直接结果而发生，所以当主动区域成分由于装置所暴露的环境条件而自非晶相移位至结晶相(或反之亦然)时，具有相变存储元件的存储单元可能遭受电阻漂移。

举例而言，主动区域已复位(reset)至大体上非晶状态的相变存储单元随着时间的过去可在主动区域中形成结晶区域的分布。若结晶区域连接而形成穿过主动区域的低电阻路径，则当读取存储单元时，将检测到较低电阻状态，且导致数据误差。见Gleixner的「Phase Change MemoryReliability」，第22期，NVSMW，2007。其它类型的可编程电阻材料中可能出现类似问题。

因此，需要提供解决上文所述的数据保持问题的可编程电阻存储单元及操作此装置的方法。

发明内容

本文所述的存储器装置是通过电绝缘层自存储材料的实体分离(physical segregation)以建立高电阻状态且通过电绝缘层的至少一部分再合并(re-absorption)至存储材料中以建立低电阻状态来编程及擦除。

编程及擦除的实体机制包含移动结构空位(structure vacancy)以形成空隙及/或掺杂材料与本体材料的分离，以沿电极之间的电极间电流路径形成由空隙及/或介电掺杂材料构成的电绝缘层。在实施例中，电绝缘层可形成于与电极中之一者的界面处。

在实施例中，如本文所述的电绝缘层的分离及再合并可归因于取决于电场的极性、温度梯度及/或电流密度分布的动力机制。举例而言，形成电绝缘层的分离可归因于电绝缘层的材料自存储材料体内的具有较低电流密度的区域移动至具有较高电流密度的区域、自具有较低温度的区域移动至具有较高温度的区域、自具有较低电压电位的区域移动至具有较高电压电位的区域及/或其它动力过程。

由于本文所述的存储机制为电偏压(bias)下的动力过程，而非归因于存储材料中的固相条件的改变，因此本文所述的存储器装置提供对装置所暴露的环境条件的较佳抗扰性(immunity)，且因此具有经改良的数据保持。

如本文所述的存储器装置包含存储单元，存储单元包括位于第一电极与第二电极之间的存储材料的本体。所述存储器装置更包含用以将偏压配置施加于存储单元以在存储单元中建立高电阻状态及低电阻状态的电路。第一偏压配置向存储材料提供足够量的能量以引起电绝缘层自存储材料体分离出，从而建立高电阻状态。第二偏压配置向存储材料提供足够量的能量以引起电绝缘层的至少一部分再合并至存储材料体中，从而建立低电阻状态。

在实施例中，第二偏压配置的极性可与第一偏压配置的极性相反，以增强取决于所施加电场及/或电流的方向的电迁移及其它动力过程。

在实施例中，第一电极与存储材料的本体之间的接触表面可小于第二电极与存储材料的本体之间的接触表面，以促进本文所述的非对称分离/再合并过程。

本文已针对一存储器装置演示了动力存储机制，所述存储器装置具有包括掺杂有氧化硅的Ge_xSb_yTe_z的存储材料的本体，其中x＝2、y＝2且z＝5，掺杂有10至20原子％的氧化硅。然而，由于本文所述的存储机制并不依赖于存储材料中的固相条件的变化，因此可使用特征在于由于编程及擦除偏压配置的施加而导致的电绝缘层的分离及再合并动力过程的其它材料。

在实施例中，存储材料可包括含有结构空位、掺杂或两者的经掺杂或未经掺杂的金属、半导体或金属/半导体合金。所述掺杂可包括介电型及气体型掺杂材料中的一者或两者。在经掺杂实施例中，电绝缘层由于掺杂材料中的至少一些的分离而形成。

本文亦揭露操作如上文所述的存储器装置的方法。

在审阅图式、具体描述内容及附加的权利要求范围后，可明白本发明的其它态样及优势。

附图说明

图1为储存单一数据位的存储单元中的存储状态的电阻分布的曲线图。

图2说明现有技术「伞型」存储单元的横截面图。