[发明专利]用于微电子系统级封装的堆叠芯片悬臂柔性层键合的方法

说明书

技术领域

本发明涉及一种用于微电子系统级封装的堆叠芯片悬臂柔性层 键合的方法。

背景技术

微电子封装对集成电路(IC)产品的体积、性能、可靠性质量、成 本等都有重要影响，IC成本的40％是用于封装的，而IC失效率中超 过25％的失效因素源自封装，影响着电子产品整机高性能微小型化发 展的大趋势。随着IC向系统集成方向发展，近年来采用系统级封装 (SiP)技术思路解决IC系统集成快速进入市场，系统级封装(SiP)是 在原来置放一片裸晶的标准封装“内部”堆叠多片不同功能和不同工 艺的裸晶在一起，借助金属线键合的互连，构成一个IC系统。

目前，SiP的形式可说是千变万化，就芯片的排列方式而言，SiP 可能是2D平面或是利用3D堆叠，或是多芯片封装以有效缩减封装面 积，或是二者结合，这些3D封装类型中，发展最快的是叠层裸芯片 封装。叠层裸芯片封装有两种叠层方式：一种是金字塔式，从底层向 上裸芯片尺寸越来越小；另一种是悬梁式，叠层的裸芯片尺寸一样大。

悬梁式叠层需要在悬梁上实现I/O互连键合，悬臂键合因键合过 程悬臂端芯片下面处于无支撑状态，当悬臂键合施加压力、超声时， 悬臂端受到压力和超声的瞬间冲击，影响悬梁键合能量的有效施加， 降低键合强度，实验测试表明悬臂键合点的键合强度比常规键合强度 降低20％，甚至导致芯片破脆、芯片裂纹，其键合可靠性受到严重影 响，需要探索新的工艺技术实现高强度、高可靠悬臂键合，是SiP系 统集成封装发展迫切需要解决的关键问题。

发明内容

本发明所要解决的技术问题是提供一种减小键合过程冲击，使得 多形态能量在键合界面平稳响应，从而有效地提供悬臂键合的键合强 度和SiP封装可靠性的用于微电子系统级封装的堆叠芯片悬臂柔性层 键合的方法。

为了解决上述技术问题，本发明提供的用于微电子系统级封装的 堆叠芯片悬臂柔性层键合的方法，底层芯片粘接在基板上，上层芯片 通过银胶或合金工艺粘接在底层芯片，叠加的上层芯片形成悬臂，上 层芯片的I/O焊盘通过微小引线与基板的引脚连接，实现IC封装互 连，在键合过程中通过施加高频超声能和键合压力将互连焊球焊接到 芯片焊盘上，超声能和键合压力是通过微小焊接劈刀传递能量，在所 述的焊盘底层与所述的上层芯片之间设置一层柔性聚合物。

采用上述技术方案的用于微电子系统级封装的堆叠芯片悬臂柔 性层键合的方法，针对SiP悬臂键合过程的压力/超声冲击和非稳定 状态，采用增加柔性层封装，即在IC芯片的键合点键合层下制作一 层柔性聚合物，减小键合过程冲击，使得多形态能量在键合界面平稳 响应，从而有效地提供悬臂键合的键合强度和SiP封装可靠性，推动 SiP系统集成封装技术的发展。本发明的优点和积极效果：采用悬臂 柔性层键合，提高悬臂键合强度和键合质量。柔性键合对普通键合也 有积极作用，可使键合过程的能量平稳传递，具有普遍的应用价值。

综上所述，本发明是一种减小键合过程冲击，使得多形态能量在 键合界面平稳响应，从而有效地提高悬臂键合的键合强度和SiP封装 可靠性的用于微电子系统级封装的堆叠芯片悬臂柔性层键合的方法。

附图说明

图1是堆叠芯片悬臂柔性层键合示意图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步说明。

参见图1，2×4mm的芯片形成SiP系统集成封装，如图1，2×4mm 的芯片叠加集成IC，底层芯片2粘接在基板1上，上层芯片3通过银 胶或合金工艺粘接在底层芯片2，叠加的上层芯片3形成悬臂，上层 芯片的I/O焊盘4通过微小引线8如金线、铜线或铝线与基板的引脚 连接，实现IC封装互连，其连接是通过超声键合，在键合过程中通 过施加高频超声能5和键合压力6将互连焊球焊接到芯片焊盘4上， 超声能5和键合压力6是通过微小焊接劈刀9传递能量，在焊盘4底 层和上层芯片3之间制作一层柔性聚合物7，柔性聚合物7使得键合 的冲击减小，使得键合过程的超声能平稳传递，提高悬臂键合强度和 连接质量。

从图1可以看出键合载荷的施加引起悬臂芯片产生冲击，从而导 致键合界面能量传递不连续，影响瞬间超声能的传递和转化，降低键 合强度和焊接可靠性。本发明通过在焊盘4底层和上层芯片3之间制 作一层柔性聚合物7，柔性聚合物7使得键合的冲击减小，使得键合 过程的超声能平稳传递，从而提高悬臂键合强度和连接质量。