[发明专利]一种联合不等能力保护和串扰避免的片上总线编码

说明书

技术领域

本发明属于片上网络和集成电路设计的应用技术领域，特别是基于片上网络的片上总线编码设计。

背景技术

在深亚微米(DSM)片上系统(SoC)设计中，由于线间串扰的影响，全局互连总线产生了极大的延时和功耗，串扰噪声和电磁干扰使得片上总线极易发生错误传输。与此同时，由高能中子和α粒子产生的电离辐射会引发单粒子翻转事件(SEU)，使得诸如路由缓冲、存储单元和寄存器这样的串行逻辑发生比特翻转。片上网络(NoC)作为未来SoC的发展方向，核间的高速、可靠和低功耗通信是片上总线设计的关键。总线编码是一种改善功耗、延时和可靠性的有效手段，目前在这一领域提出了通过减少自过渡和耦合过渡的低功耗码(LPC，low power coding)、减小延时的串扰避免码(CAC，crosstalk avoidancecoding)、以及改善可靠性的差错控制码(ECC，error correction coding)。

LPC通过减少过渡活动来减少充放电所引发的总线功耗，其中，参考文献Stan M R，Burleson W P.Bus-invert coding for low-power I/O[J].IEEE Transaction on Very Large ScaleInteger(VLSI)system，March 1995，(3)：49-58.提出的反相码BIC(bus-invert codes)仅考虑了自过渡活动，而参考文献Zhang Y，Lach J，Skadron K，et al.Odd/even bus invert withtwo-phase transfer for buses with coupling[C]// Proceedings of the 2002 InternationalSymposium on Low Power Electronics and Design.Monterey，USA：[ISLPED]，August 2002：12-14.提出的奇偶反相码O/E BIC(odd-even bus-invert coding)通过同时减小自过渡和耦合过渡来降低功耗。这两种LPC不具备差错控制特性，而且由于其编译码过程过于复杂，对片上通信的整体延时会带来很大的影响。

CAC目前主要是针对最大耦合p＝2的情况。参考文献Duan C，Tirumala A，Khatri S P.Analysis and avoidance of cross-talk in on-chip buses[C]// Proceedings of hot interconnects，Monterey，CA，USA：[ACM]，2001：133-138.中提出的CAC通过使相继传输的数据码字不引起相邻线发生反方向过渡，将最差延时减小为(1+2λ)τ₀。上述条件被称为禁用过渡条件FT(forbidden transition)，满足该条件的码为禁用过渡码(FTC，forbidden transition code)，通过在相邻线间插入屏蔽线是最简单的FTC。参考文献Victor B，Keutzer K.Bus encoding toprevent crosstalk delay[C]// IEEE/ACM International Conference on Computer Aided Design，Montreal，Canada：[ICCAD]，November 2001：57-63.通过使传输的码字都不含“010”和“101”模式使最差延时变为(1+2λ)τ₀。上述条件被称为禁用模式条件FP(forbidden pattern)，满足该条件的码是禁用模式码(FPC，forbidden pattern code)，通过复制每一数据比特可以得到最简单的FPC。满足FTC和FPC的CAC码对自过渡和耦合过渡会有所改善，因而它们具备一定的LPC特性，但没有差错控制特性。