[发明专利]CMOS工艺兼容栅控p-n结正向注入型硅发光器件及其制作方法

说明书

技术领域

本发明属于以微电子技术为基础的硅基光电子技术领域，涉及硅发光器件。

背景技术

近些年来，在CMOS器件特征尺寸愈来愈趋于各种极限值的形势下，硅基光电子器 件的研究与发展日益受到信息技术界的重视与关注。这不仅是由于近期光互连方面的迫 切需要，而且还来自微电子光电子两大信息技术将来在硅基单片集成上全面相结合及一 体化所提出的要求。目前与CMOS工艺兼容的硅基拉曼激光器^[1]、高速光调制器^[2]、微 环光调制器^[3]以及微环光双稳态^[4]等先后的被研制成功促进了硅基光电子器件的研究和 发展。然而在硅基发光器件研究方面尚未得到突破性进展：p-n结反向雪崩击穿型硅基发 光器件^[5]不仅发光效率较低，而且工作电压在8V以上，不能与CMOS技术共电源；p-n 结正向注入型硅基发光管^[6]虽然工作电压低，可与CMOS技术共电源，但其光强不能被 调控。

发明内容

本发明的目的是克服现有技术的上述不足，提供具有同样发明构思的p-n结正向注 入型硅发光器件。本发明提供的硅发光器件及其制作方法是采用与CMOS兼容的工艺， 低工作电压发光，可与CMOS电力共用电源，能够提高总的发光强度而且光强可调。

一种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，包括p硅衬底11，在该衬 底上制作有n阱12，在n阱中制作有发射极P⁺掺杂区110和N阱电接触N⁺掺杂区13；在 N阱上表面生长有3-7nm厚度的超薄栅氧化层18，在超薄栅氧化层18上设置有场氧化 层14和多晶硅栅极16；所述的场氧化层14位于发射极P⁺掺杂区110和N阱电接触N⁺掺杂区13上面，在发射极P⁺掺杂区110和N阱电接触N⁺掺杂区13上面分别制作有阳极 19和阴极15；所述的多晶硅栅极16位于发射极P⁺掺杂区110和N阱电接触N⁺掺杂区 13之间区域上部的超薄栅氧化层18上，其间开设有引线孔，并制作有栅电极17。

上述硅发光器件的制作方法，采用CMOS工艺，按下列步骤制作：

a)在N阱12中利用离子注入或扩散方法制造发射极P⁺掺杂区110和N阱的N阱 电接触N⁺掺杂区13，两个掺杂区的体浓度体均在8×10¹⁸cm^-3以上，并同时制 作MOSFET的源、漏区；

b)在N阱上表面用热氧化方法生长厚度3-7nm范围的超薄栅氧化层18，并同时 制作MOSFET的栅氧化层；

c)在超薄栅氧化层18上淀积多晶硅栅极16，进行多晶硅掺杂，开出引线孔并制 作栅电极17；

d)在发射极P⁺掺杂区110和N阱电接触N⁺掺杂区13上部的超薄栅氧化层18和 场氧化层14上开出引线孔后，制作阳极19和阴极15。

本发明提供的另一种与CMOS工艺兼容栅控p-n结正向注入型硅发光器件，包括N硅 衬底21，在该衬底上制作有P阱22，在P阱中制造有发射极N⁺掺杂区210和P阱电接触 P⁺掺杂区23，在N阱上表面生长有3-7nm厚度的超薄栅氧化层28，在超薄栅氧化层28 上设置有场氧化层24和多晶硅栅极26；所述场氧化层24位于发射极N⁺掺杂区210和P 阱电接触P⁺掺杂区23上面，在发射极N⁺掺杂区210和P阱电接触P⁺掺杂区23上面分 别制作有阳极25和阴极29；所述的多晶硅栅极26位于发射极N⁺掺杂区210和P阱电接 触P⁺掺杂区23之间区域上部的超薄栅氧化层28上，其间开设有引线孔，并制作有栅电 极27。

上述硅发光器件的制作方法，采用CMOS工艺，按下列步骤制作：

a)在P阱22中利用离子注入或扩散方法制造发射极N⁺掺杂区210和P阱电 接触P⁺掺杂区23，两个掺杂区的体浓度均在8×10¹⁸cm^-3以上；