[发明专利]一种差分锁相环

说明书

技术领域

本发明涉及一种模拟电路，特别是一种锁相环电路。

背景技术

通常，一个锁相环(PLL)电路包括一个鉴相器，一个电荷泵，一个环路滤波器和一个压控振荡器，鉴相器侦测输入参考时钟信号与压控振荡器输出时钟信号之间的相位差。电荷泵根据鉴相器的输出结果来对环路滤波器进行冲电和放电，压控振荡器随环路滤波器上的电压的变化而改变输出时钟的频率。整个电路形成反馈结构，最终使得输出时钟的频率和相位等于输入参考时钟。

一般来说锁相环所用的电荷泵包括两种类型：单端电荷泵和差分电荷泵。单端电荷泵只有一路输出，经环路滤波器去控制压控振荡器。而差分电荷泵有两路输出，其差分信号去控制压控振荡器。

使用单端电荷泵的锁相环，由于电荷泵的开关响应鉴相器的控制信号，在输出端产生大的开关噪声。这一噪声很难被下一级的环路滤波器去除。通过压控振荡器，使锁相环电路的输出时钟产生抖动。

采用差分电荷泵的锁相环电路，虽然开关噪声仍然存在电荷泵的两个输出端，但控制压控振荡器的信号是电荷泵输出的差分值，开关噪声作为共模信号，其变化可以被忽略。

但是采用差分电荷泵所带来的一个重要问题是，电荷泵输出端的共模电平是不确定的。在差分电路中，信号的值取决于差分线之间的差值，与绝对值无关；共模电平指两根差分线上电压和的一半，与绝对值有关。差分线上的共模电平的增加和减少并不影响差分值的变化。通常差分电荷泵的输出经环路滤波器后需要通过一个差分转单端输出电路来转换差分电压为单一幅度信号，然后再去控制压控振荡器，这一电路的输入共模电平范围是受限的。更进一步的，为了得到大的差分输出幅度也需要将共模电平控制在一定范围之内。

发明内容

一种差分锁相环，包括：电荷泵一、电荷泵二、鉴相器、压控振荡器、差分转单端电路、以及反相器一、反相器二、环路滤波器一、环路滤波器二；其中参考时钟输入鉴相器，所述鉴相器输出的充电信号和放电信号均连接到电荷泵一，且所述充电信号和放电信号还分别经反相器一和反相器二后均输入所述电荷泵二，电荷泵一的输出和电荷泵二的输出分别经环路滤波器一和环路滤波器二后输入差分转单端电路，差分转单端电路的输出经过压控振荡器后输出，且反馈回鉴相器；其特征在于：还包括电压比较器，电荷泵一的输出和电荷泵二的输出分别经环路滤波器一和环路滤波器二后输入电压比较器，且一参考电压也输入电压比较器，该电压比较器的两个输出信号分别反馈回电荷泵一和电荷泵二。

所述电压比较器包括9个MOS管和2个电流源，其中PMOS管MP5、NMOS管MN8和MN5串联于电源VDD和地之间；MN8的栅漏极相连，MN5的栅漏极相连；PMOS管MP4与NMOS管MN1及电流源一串联于电源VDD和地之间，MP4和MP5镜像连接，MP4栅漏相连，电荷泵一的输出经过环路滤波器一与MN1的栅极相连；PMOS管MP1与NMOS管MN2串联于电源VDD与电流源一之间，NMOS管MN3和电流源二串联于MP1的漏极和地之间，且MN3与MN2镜像连接，参考电压Vref输入MN2与MN3的栅极；NMOS管MN4串联于MP4的漏极和电流源二之间，电荷泵二的输出经过环路滤波器二与MN4的栅极相连。

所述的差分锁相环当电路最终稳定时电荷泵一、二的输出共模电平等于参考电压Vref。

所述的差分锁相环通过调整所述参考电压Vref以改变电荷泵一、二输出的共模电平。

NMOS管MN1、MN2、MN3和MN4为四个尺寸相同的MOS管，组成两个差动对，且两个差动对的尾电流源大小相等。

所述的电荷泵一由PMOS管MP3、开关管S1、S3和NMOS管MN7组成，其中MP3、S1、S3、MN7依次串联于电压源VDD和地之间；所述鉴相器输出的充电信号输入开关管S1的栅极，所述鉴相器输出的放电信号输入开关管S3的栅极，MP3的栅极与所述电压比较器中MP1的栅极相连，MN7的栅极与所述电压比较器中MN5的栅极相连。所述电荷泵二与电荷泵一电路结构相同。

附图说明

图1是本发明具体实施方式的结构示意图；

图2是本发明具体实施方式的部分模块的具体电路图。

具体实施方式

为了对本发明有更进一步的了解，下面将结合附图从原理、电路结构和具体实施方式等方面做详细的说明。