[发明专利]一种自对准制备平面碰撞电离场效应晶体管的方法

说明书

技术领域

本发明涉及一种半导体器件制备工艺，尤其涉及一种碰撞电离场效应晶体管(Impact-Ionization MOS，IMOS)的制备方法。

背景技术

为了提高超大规模集成电路的性能和集成度，CMOS器件的特征尺寸在不断缩小。然而在器件尺寸缩小的过程中，却面临着严重的功耗问题。随着器件尺寸的减小，电源电压V_dd和阈值电压V_th不断减小，驱动电流I_on不断增大，但是亚阈值斜率(Subthreshold Swing，SS)无法等比例减小，反而会增大，导致泄漏电流I_off指数上升，器件静态功耗指数增大。所以，如何使亚阈值斜率SS减小便成为解决功耗问题的一个关键所在。此外，由于传统MOSFET受源端热发射注入载流子物理机制的限制，室温下的亚阈值斜率(SS)不可能突破60mV/dec。所以，基于新型工作机制获得极低亚阈值斜率(SS)的MOSFET，例如碰撞电离场效应晶体管(IMOS)，日益引起研究者的关注。

一个典型的n沟IMOS沿沟道方向的截面示意图如图1所示。从结构上来看，IMOS实际上是一个栅控PIN二极管。与传统的MOSFET相比，结构上主要有以下两个区别：(1)IMOS的源漏区的掺杂类型相反，其中，N⁺掺杂为漏端，工作时加正向偏置，P⁺掺杂为源端，工作时加负向偏置；(2)IMOS的本征区只有一部分被栅极覆盖，源和沟道之间未被栅极覆盖的这部分区域为IMOS的碰撞电离区，即i区。下面以n沟IMOS为例简要说明IMOS的工作原理。当IMOS处于关态时，如图2所示，栅压低于阈值电压，源和沟道之间的电势差不足够大，i区的电场不足以触发载流子雪崩击穿，流过源漏的电流成分主要是PIN二极管的反向泄漏电流。当IMOS处于开态时，如图3所示，栅压高于阈值电压，源和沟道之间的电势差足够大，i区的电场大于触发雪崩击穿的阈值电场，i区发生雪崩倍增效应，形成大量的电子-空穴对，在高场作用下，电子流入沟道，最终被漏区收集，形成了漏极电流。正是由于源端注入方式的改变，IMOS在室温下可以获得极低的亚阈值斜率(SS)。

但是，正如图1中所示，IMOS器件存在栅不覆盖的i区和需要反向掺杂的源漏区，传统制备平面IMOS的方法需要多次光刻来完成这些区域的制备，由于光刻对准偏差的影响，采用常规的非自对准制备平面IMOS时对光刻工艺的要求很高。为了克服IMOS的非自对准问题，可以如文献Ulrich Abelein.et al.Solid-State Electronics，vol.51，pp.1405-1411，2007.和公开号为CN101542737A的中国专利等所报道的那样制备垂直结构的IMOS。此外，文献Woo Young Choi.et al.IEEE Int.Electron Devices Meeting(IEDM)Tech.Dig.，pp.975-978，2005.也报道了一种基于侧墙工艺自对准制备IMOS的方法。但是，通过以上这些方法制备出的IMOS栅与漏之间的过覆盖很大，会导致大的过覆盖电容和栅漏电，并且垂直结构的IMOS与现有的平面超大规模集成电路兼容性差，不利于IMOS与传统平面MOSFET集成。所以有必要基于传统的CMOS平面工艺开发一套自对准制备IMOS的方法。

发明内容

本发明的目的在于提供一种基于平面工艺自对准制备IMOS的方法，消除了传统制备IMOS工艺中由于多次光刻之间对准偏差的影响而导致器件性能不稳定的缺陷。

本发明的目的通过如下技术方案予以实现：

一种自对准制备平面IMOS的方法，包括以下步骤：

1)在衬底上通过浅槽隔离定义有源区，然后依次生长栅介质、淀积多晶硅，并进行多晶硅栅注入；

2)在多晶硅栅上淀积并刻蚀硬介质I，形成两条平行的硬介质I掩膜，其中第一条掩膜定义了沟道区，第二条掩膜和两条掩膜之间的间隔区域定义了碰撞电离区；

该步骤中沟道区的长度Lg由第一条掩膜的宽度直接定义，而碰撞电离区的长度Li包括第二条掩膜的宽度和两条掩膜之间的间距，所以器件的沟道区和碰撞电离区是由同一次光刻准确的定义出来的，不存在对准偏差。

3)覆盖有源区淀积硬介质II，并以硬介质I掩膜的上表面为停止层化学机械抛光(CMP)硬介质II；