[发明专利]基于可编程器件的双冗余总线同步和表决电路

权利要求书

1.一种基于可编程器件的双冗余总线同步和表决电路，其特征在于：

包括双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等组成，，首先外部数据经过双冗余总线缓冲电路等待请求双冗余总线同步电路，双冗余总线同步电路控制总线读取外部数据，经过双冗余总线表决电路表决后送至可编程器件加载内核构成的双冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。

2.根据权利要求1所述的双冗余总线缓冲电路，其特征在于：

双冗余容错计算机中，计算机A和计算机B数据信息通过数据总线的高低位进行传输，如果32位的数据总线则高16位中15位表示B机数据信息另外1位表示表决状态，同样低16位中15位表示A机数据信息另外1位表示表决状态，通过缓冲进行数据的暂放。

3.根据权利要求1所述的双冗余总线同步电路，特征在于：

双冗余容错计算机中计算机A和计算机B数据通过双冗余总线缓冲电路进行数据的储存和暂放，同时双冗余总线同步电路来控制数据表决时的同步读取，从而保障数据的一致。

4.根据权利要求1所述的双冗余总线表决电路和双冗余总线表决输出电路，其特征在于：

通过缓冲进行数据的暂放双冗余容错计算机中计算机A和计算机B数据，由通过缓冲进行数据的暂放，由硬件位比较逻辑电路，对计算机A和计算机B数据进行逐位比较。双冗余表决输出电路分别通知计算机A和计算机B对数据进行读取，从而保证计算机A和计算机B读取数据的一致性。

5.根据权利要求1所述的总线防丢步电路，其特征在于：

总线防丢步电路对计算机A和计算机B进行防丢步处理，保障总线数据失步现象，保证计算机A和计算机B进程的一致性。