[发明专利]像素阵列、聚合物稳定配向液晶显示面板以及光电装置

说明书

技术领域

本发明是有关于一种像素阵列，且特别是有关于一种具有良好显示品质的像素阵列、聚合物稳定配向液晶显示面板以及光电装置。

背景技术

随着液晶显示器不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。其中，多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶显示面板以及聚合物稳定配向(Polymer stabilized alignment，PSA)液晶显示面板即为现行常见的广视角技术。为了改善液晶显示面板中的色偏问题(color washout)，已有进阶型多域垂直配向式(Advanced-MVA)液晶显示面板被提出，其主要是将各个子像素区分为主显示区域(main display region)以及子显示区域(sub-display region)，并透过适当的电路设计以及驱动方法，使同一个子像素中的主显示区域以及子显示区域分别具有不同跨压，以改善色偏问题。在现有技术中，将各个子像素区分为主显示区域以及子显示区域的设计概念已被应用于聚合物稳定配向液晶显示面板中。

图1为一种像素阵列的等效电路图，而图2为图1中单一子像素的示意图。请参照图1与图2，像素阵列100包括多个子像素P1，且各个子像素P1包括一第一薄膜晶体管TFT1、一第二薄膜晶体管TFT2、一第三薄膜晶体管TFT3、与第一薄膜晶体管TFT1电连接的第一像素电极ITO1以及与第二薄膜晶体管TFT2电连接的第二像素电极ITO2。第一像素电极ITO1会与一共通线COM1耦合而形成一第一储存电容Cs1，且第一像素电极ITO1会与对向基板(如彩色滤光基板)上的一共通电极(未标示)耦合而形成一第一液晶电容CLC1。类似地，第二像素电极ITO2会与一共通线COM2耦合而形成一第二储存电容Cs2，且第二像素电极ITO2会与对向基板(如彩色滤光基板)上的共通电极(未标示)耦合而形成一第二液晶电容CLC2。

从图1与图2可知，在与扫描线SL(n-1)电连接的子像素P1中，第一薄膜晶体管TFT1以及第二薄膜晶体管TFT2的栅极G1、G2会与扫描线SL(n-1)电连接，而第三薄膜晶体管TFT3的栅极G3会与下一条扫描线SL(n)电连接。此外，第三薄膜晶体管TFT3的源极S3与第二像素电极ITO2电连接，而第三薄膜晶体管TFT3的漏极D3与第一像素电极ITO1耦合成第一电容Ccs-a，且第三薄膜晶体管TFT3的漏极D3与第一像素电极ITO1下方的共通线COM1耦合成第二电容Ccs-b。当施加一高电压(Vgh)于扫描线SL(n-1)时，影像数据可透过数据线DL(m-1)、DL(m)写入与扫描线SL(n-1)连接的子像素中，此时，第一像素电极ITO1与第二像素电极ITO2的电压是相同的。接着，当施加一高电压于扫描线SL(n)时，第一电容Ccs-a与第二电容Ccs-b会使第一像素电极ITO1的电压与第二像素电极ITO2的电压不同。

由于第二薄膜晶体管TFT2的漏极D2会跨过第一像素电极ITO1而与第二像素电极ITO2连接，因此第二薄膜晶体管TFT2的漏极D2与第一像素电极ITO1之间便产生一寄生电容Cx1。此外，由于第三薄膜晶体管TFT3的漏极D3会跨过第二像素电极ITO2，因此第三薄膜晶体管TFT3的漏极D3与第二像素电极ITO2之间便产生一寄生电容Cx2。寄生电容Cx1、Cx2会使第一像素电极ITO1与第二像素电极ITO2的电压差异拉开幅度减小，导致色偏问题无法有效地改善。承上述，如何避免子像素P1中寄生电容Cx1、Cx2对于显示品质的影响，实有其必要性。

发明内容

本发明提供一种像素阵列、聚合物稳定配向液晶显示面板(PSA-LCDpanel)以及光电装置，其具有良好的显示品质。

本发明提供一种像素阵列，其包括多条扫描线、多条数据线以及多个子像素。数据线与扫描线交错以定义出多个子像素区域。子像素配置于子像素区域内，各个子像素分别与其中一条扫描线以及其中一条数据线电连接，且排列于第n列中的各个子像素包括一第一开关、一第二开关、一第一像素电极、一第二像素电极以及一第三开关。第一开关以及第二开关与第n条扫描线以及第m条数据线电连接，且第二开关具有一信号输出端。第一像素电极与第一开关电连接。第二像素电极与第二开关的信号输出端电连接，其中第一像素电极具有至少一位于信号输出端上方的第一开口。第三开关与第(n+1)条扫描线以及第二像素电极电连接，第三开关具有一电性浮置端，且第二像素电极具有至少一位于电性浮置端上方的第二开口。