[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，包括：

多个标准单元，包括具有栅极电极的晶体管，并且彼此组合布置；

金属配线层，互连所述多个标准单元，以形成所希望的电路；以及

多个储备单元，具有栅极电极，所述多个储备单元与所述金属配线层不 连接，并且设置在所述多个标准单元的周边，其中，

所述多个标准单元和所述多个储备单元的每个栅极电极都具有栅极焊 盘部分和两个栅极手指部分，所述两个栅极手指部分从所述栅极焊盘部分延 伸到在预定方向上彼此相对的侧，并且

所述多个储备单元的所述栅极焊盘部分在垂直于所述预定方向的方向 上的长度等于或大于所述金属配线层中最小线宽的三倍与最小间隔距离的 两倍的总和值。

2.根据权利要求1所述的半导体集成电路，

其中所述预定方向是使一个单元长度成为预定的统一长度的共同单元 长度方向，并且

所述多个储备单元的所述栅极焊盘部分具有金属配线交叉部分，所述金 属配线交叉部分在垂直于所述共同单元长度方向的任意单元长度方向上的 长度等于或大于所述金属配线层中所述最小线宽的三倍与所述最小间隔距 离的两倍的总和值。

3.根据权利要求2所述的半导体集成电路，其中所述多个储备单元的所 述栅极焊盘部分具有主干部分和所述金属配线交叉部分，并且所述金属配线 交叉部分具有从所述主干部分延伸到所述任意单元长度方向上的至少一侧 的L-形状平面图案部分。

4.根据权利要求3所述的半导体集成电路，

其中所述多个储备单元具有包括所述栅极焊盘部分的多个所述栅极电 极，

在储备单元内彼此相邻的两个所述栅极焊盘部分的每一个都具有包括 所述主干部分和所述金属配线交叉部分的所述L-形状平面图案部分，并且

所述两个栅极焊盘部分之一的所述L-形状平面图案部分和另一个栅极 焊盘部分的L-形状平面图案部分彼此组合，以包含在矩形区域中，并且设置 为彼此邻近。

5.根据权利要求1所述的半导体集成电路，

其中所述多个储备单元具有包括所述栅极焊盘部分的多个所述栅极电 极，并且

储备单元内彼此相邻的两个所述栅极焊盘部分的各自的至少一部分彼 此组合，以包含在矩形的区域中，并且设置为彼此邻近。

6.根据权利要求1所述的半导体集成电路，

其中所述半导体集成电路具有多个电路块，并且

至少同一电路块内所述预定方向上的单元长度在所述多个标准单元和 所述多个储备单元之间、所述多个标准单元之间以及所述多个储备单元之间 是相同的。

7.一种半导体集成电路，包括：

多个标准单元，包括具有栅极电极的晶体管，并且彼此组合布置；

金属配线层，互连所述多个标准单元，以形成所希望的电路；以及

多个储备单元，具有栅极电极，并且所述多个储备单元设置在所述多个 标准单元的周边，其中，

所述多个标准单元和所述多个储备单元的每个栅极电极都具有栅极焊 盘部分和两个栅极手指部分，所述两个栅极手指部分从所述栅极焊盘部分延 伸到在预定方向上彼此相对的侧，并且

所述多个储备单元的所述栅极焊盘部分在垂直于所述预定方向的方向 上的长度等于或大于所述金属配线层中最小线宽的三倍与最小间隔距离的 两倍的总和值；

其中所述金属配线层连接到所述多个储备单元中的至少一个预定储备 单元，由此所述预定储备单元形成所述所希望的电路的一部分，并且

所述预定储备单元采用所述栅极焊盘部分中长度等于或大于所述总和 值的部分作为下桥线，金属配线层中的第一金属配线与所述下桥线的中间部 分交叉，并且在与所述第一金属配线相同的金属配线层中的第二金属配线和 第三金属配线连接到所述下桥线的一个端部侧和另一个端部侧。

8.一种半导体集成电路，包括：

多个电路单元，包括晶体管，并且布置为彼此组合；以及

金属配线层，互连所述多个电路单元，以形成所希望的电路，

其中所述多个电路单元内的所述晶体管的栅极电极具有栅极焊盘部分 和从所述栅极焊盘部分延伸到在预定方向上彼此相对的侧的两个栅极手指 部分，并且

在形成所述所希望的电路的所述多个电路单元的至少一个中的所述栅 极焊盘部分在垂直于所述预定方向的方向上的长度等于或大于所述金属配 线层中最小线宽的三倍与最小间隔距离的两倍的总和值。