[发明专利]电路板

说明书

相关申请的交叉引用

本发明包括涉及于2009年2月9日向日本专利局递交的 JP2009-027936号日本专利申请中的主题，将其全部内容通过引用方式并 入此处。

技术领域

本发明涉及一种上面安装有例如高速高频的电子电路的电路板，特 别涉及对布线于例如DDR存储器接口等高速LSI正下方的电源布线的改 进。

背景技术

随着多层印刷电路板技术的进步，在许多电子电路板上安装有表面 贴装型LSI。

表面贴装型电子电路板是通过平面地且直接地焊接安装到电路板的 表面上而形成的。作为采用该表面贴装技术的封装，有球栅阵列(BGA： Ball Grid Array)封装等。

在BGA封装中，作为电极的焊球(或者也可以称为凸块)以网格状并 以规则间距布置在封装的背面。这样的BGA封装适用于高密度封装。

多层印刷电路板在例如日本未审查专利申请公开公报9-326451号、 10-223997号和2001-53449号中得以披露。

发明内容

在移动应用类的多层母板或封装板中，当内层中没有足够空间给用 于电源的布线层时，人们倾向于细化从电源球(power supply ball)至供电 点中的例如DC-DC转换器的布线。

这样，由于该区域的电感(阻抗)变大，所以例如DDR存储器接口(IF) 等高速IF LSI中的抖动(jitter)以及SSO时的电源GND噪声的影响增大。

特别地，在移动应用类的母板中，由于布线密度高，所以难以通过 增加电源布线厚度或在内层进行布线来降低电源阻抗。

随着高速化的发展，利用现有技术，要控制在DDR规范(JEDEC)范 围内、削减旁路电容器或层数等在技术上越来越难。

本发明的目的在于提供一种电路板，所述电路板能够减小电路板中 的电源阻抗，并能够减少LSI中的抖动和GND噪声的影响。

根据本发明实施方式的电路板包括：排列成网格状的多个球，其起 到电极的作用；电源布线图形区域，其与安装在该电源布线图形区域上 的集成电路的电源端子连接；以及供电图形区域，其与供电点连接。多 个球至少包括以预定间距排列的分别与集成电路的电源端子阵列连接的 第一电源球组和第二电源球组。电源布线图形区域包括：第一电源连接 图形，其与第一电源球组连接；第二电源连接图形，其与第二电源球组 连接；以及不与球接触的至少一个连接图形，其连接第一电源连接图形 的一部分和第二电源连接图形的一部分。第一电源连接图形的一个端部 具有与供电图形区域的一端连接的第一连接部以及用于与第一旁路电容 器的一个电极连接的第二连接部。第二电源连接图形的一个端部具有用 于与第二旁路电容器的一个电极连接的第三连接部。

根据本发明的实施方式，能够减少电路板中的电源阻抗以及LSI中 的抖动和GND噪声的影响。

附图说明

图1是表示包含本发明实施方式的电源布线的电路板的主要部分的 示例图。

图2表示实施方式的电路板的布线结构。

图3表示本发明第一实施方式的电源布线图形区域。

图4表示本发明第二实施方式的电源布线图形区域。

图5表示本发明第三实施方式的电源布线图形区域。

图6表示本发明第四实施方式的电源布线图形区域。

图7表示本发明第五实施方式的电源布线图形区域。

图8表示第五实施方式的电源布线图形区域的重叠的L1层和L2层 (GND)。

图9表示本发明第六实施方式的电源布线图形区域。

图10表示本发明第七实施方式的电源布线图形区域。

图11表示本发明第八实施方式的电源布线图形区域。

图12表示本发明第九实施方式的电源布线图形区域。

图13表示本发明第十实施方式的电源布线图形区域。

图14表示本发明第十一实施方式的电源布线图形区域。

图15表示本发明第十二实施方式的电源布线图形区域。

图16表示本发明第十三实施方式的电源布线图形区域。

图17表示本发明第十四实施方式的电源布线图形区域。

图18表示本发明第十五实施方式的电源布线图形区域。

图19表示本发明第十六实施方式的电源布线图形区域。