[发明专利]片上多核处理器时钟精确并行仿真系统及仿真方法

说明书

技术领域

本发明属于信息处理系统处理器的仿真领域，具体的说是一种在共享存 储多处理器机器平台上时钟精确的并行仿真片上多核处理器的技术。

背景技术

计算机体系结构仿真器技术用软件方法在体系结构的层次从时间上仿 真计算机系统的行为，是计算机体系结构及软件理论研究者所依赖的重要工 具，在学术界和产业界有着广泛的应用。该类型仿真器早期主要的仿真对象 是单处理器系统，性能、灵活性、细节程度是衡量该类型仿真器的主要指标。

随着多核时代的来临，该类型仿真器将仿真对象扩展到了多核处理器系 统，然而传统的单处理器串行仿真技术在应用到多核系统仿真时遇到了性能 瓶颈。串行仿真必须遍历仿真每一个处理器核，并且系统后端的行为也随着 核数增加而更加复杂，这导致仿真器运行时间随着核数增加而超线性上升。 当仿真对象系统的规模达到上百乃至上千个核时，仿真器的耗时程度将令使 用者难以容忍。

多核处理器系统仿真器中各处理器核模块存在内在的并行性，因此使用 并行仿真技术是提高性能的有效途径之一。在共享存储机器平台上，使用多 线程编程模型，多核仿真器可实现为一条线程仿真一块或多块处理器核，通 过多条线程并行的执行以加快仿真速度。但各处理器核模块并不完全独立， 它们主要通过共享的二级高速缓存交换数据，各条处理器核仿真线程必须保 证彼此交换数据时不会出现因果逻辑错误，即某线程收到其他线程发送来的 数据时，本地时钟不会前进的太快以至于数据过时了。这一问题属于离散事 件并行仿真(PDES)的领域，解决方法主要有路障同步协议。

路障同步根据对象系统的特性寻找事件发生时间之间的前瞻量，通过设 置路障确保任何两个逻辑处理器之间的本地时间差保持在前瞻量范围内，发 送给其他逻辑处理器的事件必然在前瞻量之后的时间点发生，从而避免了因 果逻辑错误的产生。所谓前瞻量是某逻辑处理器产生的事件对其他逻辑处理 器产生影响所需要经过的最小时间。路障同步以前瞻量为周期把仿真时间划 分成了固定的同步间隔。在多核系统仿真中，前瞻量一般是二级高速缓存的 访问延迟，只有大约10个时钟周期，这严重限制了仿真线程的并发程度。

路障同步技术把二级高速缓存延迟作为前瞻量，在更精细的系统模型 中，这种前瞻量会引起因果逻辑错误，其原因有两个方面：1、更精细的系 统模型需要更细致的互连网络，互连网络是数据的交流通道，同时受多个处 理器核的影响，但其传输延迟只有一、二个时钟周期，小于二级缓存的延迟， 无法利用前瞻量并行化仿真；2、从低层高速缓存返回的反馈数据必须通过 互连网络传输给处理器核，受互连网络串行仿真的限制，高速缓存一致性协 议产生的返回事件仍然无法利用前瞻量。

另外，互连网络承担了繁重的数据传输任务，如果完全串行化仿真，可 能成为性能中的一个瓶颈。功能仿真子系统嵌入在系统前端仿真模块中与之 一起被并行化，这导致工作负载中共享变量的竞争性访问，可能引起逻辑死 锁使得仿真器停止运行。而且并行仿真器软件存在大量的共享变量及动态分 配的变量。共享变量的并行写会产生数据竞争；不同线程交叉分配动态变量 可能造成假共享，两者都会严重降低仿真器的性能。

发明内容

本发明目的在于提供一种片上多核处理器时钟精确并行仿真系统，解决 了现有技术中并行仿真器带来的因果逻辑错误、对共享变量的竞争性访问导 致的逻辑死锁以及不同线程交叉分配动态变量造成假共享等问题。

为了解决现有技术中的这些问题，本发明提供的技术方案是：

一种片上多核处理器时钟精确并行仿真系统，包括初始化仿真系统的管 理线程，所述管理线程根据仿真对象系统的核心数目或用户指定的参数创建 核线程，其特征在于所述管理线程接受核线程发送的访问数据事件并设置作 用于核线程的悬挂路障，当最小本地时钟的核线程到达预定时钟周期未接受 到数据时，核线程移动悬挂路障同步前进形成滑动仿真时间窗口。

优选的，所述核线程仿真一个或多个处理器核及私有一级高速缓存、一 级高速缓存到二级高速缓存的点对点连接通道，所述管理线程仿真二级高速 缓存、主存、低层互连网络。

优选的，所述系统设置有相互分离的功能仿真模块、时序仿真模块，所 述功能仿真模块完成工作负载的功能性仿真并驱动时序仿真模块前进，所述 时序仿真模块完成工作负载在对象系统上运行的性能仿真，记录各种系统状 态。