[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

接触电极与栅极电极之间的距离根据缩放比例(scaling)减小，且栅极电极与接触电极之间的寄生电容的显著增加引起栅极电极的寄生电容的显著增加，并且引起电路运行速度的劣化和负载电容的增加，这导致功耗的增加。

作为解决这个问题的手段，栅极电极隔着栅极绝缘膜形成在有源区域层的前表面处，源极和漏极形成在栅极电极两侧的有源区域层处。人们提出了一种器件结构及其制造方法，其中接触电极设置在有源区域层的后表面处以连接到源极/漏极的后表面(例如，见JP-A-2004-079645)。

随着缩放比例以及系统尺寸的增加，互连层的数量迅速增加。因此，良率的劣化或互连延迟变得难以解决。

作为解决这个问题的手段，所谓的后接触电极和后互连被结合使用，从而改善了互连的效用并实现了互连层数量的减少和集成度的改善(例如，见JP-A-05-267563)。

在上述后接触结构中，接触电极直接连接到扩散层。通常，当接触电极从扩散层的前表面连接时，诸如硅化物层的低阻抗层形成在扩散层的前表面处，接触电极连接到该低阻抗层，从而降低了接触阻抗。然而，难以在扩散层的后表面处形成诸如硅化物层的低阻抗层，从而后接触电极不可避免地直接连接到扩散层。这引起接触阻抗的增加及运行速度的劣化。

也就是，现有的后接触电极和后互连容许寄生电容的降低，但是增加了后接触电极与扩散层之间的接触阻抗，并使MOSFET性能劣化或者性能改变增加，这导致半导体器件性能的劣化。

这是因为由于通过离子注入从硅层的前表面等引入杂质，在SOI基板的硅层中形成在接触氧化埋层(BOX)的硅层处的扩散层的杂质浓度沿深度方向(后方向)而不是沿前表面降低。

为了增加氧化埋层的界面处的杂质浓度，必须增加离子注入能或者在离子注入之后进行热处理。然而，当这些发生时，MOSFET特性的短沟道效应增加，且性能劣化和性能改变也增加。

此外，当采用前互连时，随着微型化的推进，栅极电极和接触电极之间的距离变得更小。因此，栅极电极与接触电极或扩散层之间的寄生电容相对增加，且半导体器件的性能劣化。

发明内容

存在问题：后接触电极与扩散层之间的接触阻抗增加，MOSFET的性能劣化或者性能的改变增加，这导致半导体器件性能的劣化。

因此，期望降低后接触电极与扩散层之间的接触阻抗，从而改善半导体器件的运行速度。

本发明的实施例提供一种半导体器件。该半导体器件包括：扩散层，形成在基板的前表面处；低阻抗部，形成在扩散层的前表面处，并具有比扩散层低的阻抗；以及后接触电极，从基板的后表面贯穿基板以穿过扩散层连接到低阻抗部。

对于这种半导体器件，后接触电极被设置为从基板的后表面贯穿基板以穿过扩散层连接到低阻抗部。为此，形成在扩散层的后表面处的后接触电极与扩散层之间的接触阻抗降低。也就是，后接触电极与扩散层之间的接触阻抗等于前接触电极与扩散层之间的接触阻抗，该前接触电极从前表面连接到形成在扩散层的前表面处的低阻抗部。

本发明的另一实施例提供一种制造半导体器件的方法。该方法包括步骤：隔着栅极绝缘膜在SOI基板的硅层上形成栅极电极，其中硅层隔着绝缘层形成在第一支撑基板上；在栅极电极两侧的硅层中形成扩散层，从而形成晶体管；在扩散层的前表面处形成阻抗低于扩散层的低阻抗部；隔着覆盖晶体管的绝缘膜在硅层上形成第二支撑基板；去除第一支撑基板和绝缘层；以及在硅层上形成层间绝缘层且在层间绝缘层和硅层中形成后接触电极以连接到低阻抗部。

对于半导体器件的这种制造方法，后接触电极形成为从基板的后表面贯穿基板以穿过扩散层连接到低阻抗部。为此，形成在扩散层的后表面处的后接触电极与扩散层之间的接触阻抗降低。也就是，后接触电极与扩散层之间的接触阻抗等于前接触电极与扩散层之间的接触阻抗，该前接触电极从前表面连接到形成在扩散层的前表面处的低阻抗部。

根据本发明实施例的半导体器件，后接触电极与扩散层之间的接触阻抗降低。因此，可以改善半导体器件的运行速度，结果，可以提供高性能的半导体器件。

根据本发明实施例的半导体器件的制造方法，后接触电极与扩散层之间的接触阻抗降低。因此，可以改善半导体器件的运行速度，结果，可以提供高性能的半导体器件。

附图说明

图1是示出根据本发明第一实施例的半导体器件的构造的第一示例的示意性截面图；

图2是示出根据本发明第一实施例的半导体器件的构造的第二示例的示意性截面图；