[发明专利]快速哈达玛变换装置及方法

权利要求书

1.一种快速哈达玛变换装置，用于进行N＝2ⁿ点快速哈达玛变换，其中，n为正整数，其特征在于，所述快速哈达玛变换装置包括：

控制信号产生单元，用于产生控制信号，并分别向各级运算单元输出相应的控制信号；

多级运算单元，用于根据所述控制信号对输入信号进行蝶形计算，并输出快速哈达玛变换结果；

其中，所述各级运算单元包括：

第一移位寄存器，用于对所述输入信号进行延时，并输出延时后的输入信号；

加减运算单元，用于接收未延时的输入信号和所述延时后的输入信号，将所述未延时的输入信号和所述延时后的输入信号进行加运算和减运算，获取加运算结果和减运算结果；

第二移位寄存器，用于对所述减运算结果进行延时，并输出延时后的减运算结果；

数据选择器，用于接收所述控制信号，并根据所述控制信号选择输出所述加运算结果、或所述延时后的减运算结果。

2.如权利要求1所述的装置，其特征在于，所述多级运算单元为n级。

3.如权利要求2所述的装置，其特征在与，所述控制信号产生单元具体包括：

控制信号生成模块，用于以1为周期依次生成0和1，为第0级运算单元生成第0级控制信号，以2为周期依次生成0和1，为第1级运算单元生成第1级控制信号，依次类推，直到以N/2为周期生成0和1，为第n-1级运算单元生成第n-1级控制信号；

控制信号发送模块，用于将所述控制信号生成模块生成的各级控制信号发送到相应级别的运算单元。

4.如权利要求1所述的装置，其特征在于，所述控制信号产生单元为n位计数器。

5.如权利要求1所述的装置，其特征在于，所述第一移位寄存器具体用于：在所述运算单元为第k级运算单元的情况下，对所述输入信号进行2^k的延时，获取所述延时后的输入信号并输出，其中，0≤k≤n-1。

6.如权利要求1所述的装置，其特征在于，所述第二移位寄存器具体用于：在所述运算单元为第k级运算单元的情况下，对所述减运算结果进行2^k的延时，获取所述延时后的减运算结果并输出，其中，0≤k≤n-1。

7.一种快速哈达玛变换方法，用于进行N＝2ⁿ点快速哈达玛变换，其中，n为正整数，其特征在于，所述快速哈达玛变换方法包括：

控制信号产生单元产生控制信号，并分别向各级运算单元输出相应的控制信号；

各级运算单元中的第一移位寄存器对所述输入信号进行延时，并输出延时后的输入信号；

各级运算单元中的加减运算单元接收未延时的输入信号和所述延时后的输入信号，将所述未延时的输入信号和所述延时后的输入信号进行加运算和减运算，获取加运算结果和减运算结果；

各级运算单元中的第二移位寄存器对所述减运算结果进行延时，并输出延时后的减运算结果；

各级运算单元中的数据选择器接收所述控制信号，并根据所述控制信号选择输出所述加运算结果、或所述延时后的减运算结果。

8.如权利要求7所述的方法，其特征在于，所述控制信号产生单元产生控制信号包括：

在所述多级运算单元为n级的情况下，所述控制信号产生单元以1为周期依次生成0和1，为第0级运算单元生成第0级控制信号，以2为周期依次生成0和1，为第1级运算单元生成第1级控制信号，依次类推，直到以N/2为周期生成0和1，为第n-1级运算单元生成第n-1级控制信号。

9.如权利要求7所述的方法，其特征在于，所述各级运算单元中的第一移位寄存器对所述输入信号进行延时包括：

在所述运算单元为第k级运算单元的情况下，所述第一移位寄存器对所述输入信号进行2^k的延时，获取所述延时后的输入信号并输出，其中，0≤k≤n-1。

10.如权利要求7所述的方法，其特征在于，所述各级运算单元中的第二移位寄存器对所述减运算结果进行延时包括：

在所述运算单元为第k级运算单元的情况下，所述第二移位寄存器对所述减运算结果进行2^k的延时，获取所述延时后的减运算结果并输出，其中，0≤k≤n-1。