[发明专利]半导体集成电路器件

权利要求书

1.一种半导体集成电路器件，其特征在于，

包括层叠装载的、利用贯通孔路径与自身之外的半导体芯片之间 进行信号传输的多个半导体芯片，

上述多个半导体芯片各自具有：

位于上述贯通孔路径内且形成于电路形成面上的第一节点；

位于上述贯通孔路径内且形成于与上述电路形成面相对的半导 体基板面上的第二节点；以及

插入在上述第一节点与上述第二节点之间，用于将上述第一节点 的阻抗与上述第二节点的阻抗分离的缓冲电路。

2.根据权利要求1所述的半导体集成电路器件，其特征在于，

在上述贯通孔路径上传输的信号是时钟信号。

3.根据权利要求1所述的半导体集成电路器件，其特征在于，

在上述贯通孔路径上传输的信号是数据信号。

4.根据权利要求1所述的半导体集成电路器件，其特征在于，

还包括成为上述贯通孔路径的第一贯通孔路径和第二贯通孔路 径，

在上述第一贯通孔路径上传输的信号是时钟信号，在上述第二贯 通孔路径上传输的信号是数据信号。

5.根据权利要求1所述的半导体集成电路器件，其特征在于，

上述缓冲电路是将上述第一节点作为输入并将上述第二节点作 为输出、或者将上述第二节点作为输入并将上述第一节点作为输出的 单向缓冲电路。

6.根据权利要求5所述的半导体集成电路器件，其特征在于，

上述单向缓冲电路是能将输出设定为高阻抗状态的三态缓冲电 路。

7.根据权利要求1所述的半导体集成电路器件，其特征在于，

上述缓冲电路是由第一缓冲电路和第二缓冲电路构成的双向缓 冲电路，其中，上述第一缓冲电路将上述第一节点作为输入并将上述 第二节点作为输出，上述第二缓冲电路将上述第二节点作为输入并将 上述第一节点作为输出。

8.根据权利要求7所述的半导体集成电路器件，其特征在于，

上述第一缓冲电路和上述第二缓冲电路是能将输出设定为高阻 抗状态的三态缓冲电路。

9.根据权利要求1所述的半导体集成电路器件，其特征在于，

上述多个半导体芯片各自还具有：

内核电路；和

在上述第一节点和上述内核电路之间连接的输入缓冲电路和/或 输出缓冲电路。

10.根据权利要求1所述的半导体集成电路器件，其特征在于，

上述多个半导体芯片各自还具有：

内核电路；和

在上述第二节点和上述内核电路之间连接的输入缓冲电路或输 出缓冲电路。

11.一种半导体集成电路器件，其特征在于，

包括层叠装载的、利用贯通孔路径与自身之外的半导体芯片之间 进行信号传输的多个半导体芯片，

上述多个半导体芯片各自具有：

位于上述贯通孔路径内且形成于电路形成面上的第一节点；

位于上述贯通孔路径内且形成于与上述电路形成面相对的半导 体基板面上的第二节点；

插入在上述第一节点与上述第二节点之间，用于将上述第一节点 的阻抗与上述第二节点的阻抗分离的缓冲电路；以及

插入在上述第一节点与上述第二节点之间，当被驱动接通时连接 上述第一节点和上述第二节点的开关电路。

12.根据权利要求11所述的半导体集成电路器件，其特征在于，

上述缓冲电路是将上述第一节点作为输入并将上述第二节点作 为输出、或者将上述第二节点作为输入并将上述第一节点作为输出的 单向缓冲电路。