[发明专利]一种降低金属损伤的电镀铜方法

说明书

技术领域

本发明涉及半导体集成电路制造加工方法，尤其涉及一种降低金属损伤的电镀铜方法。

背景技术

随着芯片集成度的不断提高，铜已经取代铝成为超大规模集成电路制造中的主流互连技术。作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提高芯片的集成度、器件密度和时钟频率。

由于对铜的刻蚀非常困难，因此铜互连采用双嵌入式工艺，又称双大马士革工艺(Dual Damascene)，双大马士革工艺的工艺步骤为：1)首先沉积一层薄的氮化硅(Si₃N₄)作为扩散阻挡层和刻蚀终止层，2)接着在上面沉积一定厚度的氧化硅(SiO₂)，3)然后光刻出微通孔(Via)，4)对通孔进行部分刻蚀，5)之后再光刻出沟槽(Trench)，6)继续刻蚀出完整的通孔和沟槽，7)接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)，8)之后就是铜互连线的电镀工艺，9)最后是退火和化学机械抛光(CMP)，对铜镀层进行平坦化处理和清洗。

在双大马士革工艺的工艺过程中，铜互连线的电镀工艺通常采用硫酸盐体系的电镀液，电镀液由硫酸铜、硫酸和水组成，呈淡蓝色。当电源加在铜(阳极)和硅片(阴极)之间时，溶液中产生电流并形成电场。阳极的铜发生反应转化成铜离子和电子，同时阴极也发生反应，阴极附近的铜离子与电子结合形成镀在硅片表面的铜，铜离子在外加电场的作用下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。

电镀工艺中，理想的铜的填充过程为：首先铜均匀地沉积在侧壁和底部，然后快速切换为从底部向上填充，防止产生缝隙和孔洞。为了实现上述效果，通常需要在电镀液中使用三种有机添加剂：抑制剂、促进剂和平坦剂，当晶片被浸入电镀槽中时，首先进行的是均匀性填充，填充反应动力学受抑制剂控制。接着，当加速剂达到临界浓度时，电镀开始从均匀性填充转变成由底部向上的填充。加速剂吸附在铜表面，降低电镀反应的电化学反应势，促进快速沉积反应。当沟槽填充过程完成后，表面吸附的平坦剂开始发挥作用，抑制铜的继续沉积，以减小表面的粗糙度，从而获得较好的平坦化效果，保证了较小尺寸的图形不会被提前填满，有效地降低了镀层表面起伏。

在目前的集成电路制造中，芯片的布线和互连几乎全部是采用直流电镀的方法获得铜镀层，具体来说，首先采用低电流的直流电镀方法在晶片上的通孔的侧壁和底部沉积铜，然后采用高电流的直流电镀方法从底部向上填充铜。然而，随着电镀槽使用时间的增长，在电镀的过程中，有机添加剂会发生分解反应而产生一些有机附产物，这些有机附产物与沉积的铜结合，从而在铜中引入了杂质，进而对铜的耐腐蚀性造成一定的影响。因此，在对铜进行化学机械抛光(CMP)时将会产生金属损伤，可能会导致通孔断路，进而影响晶片的电性能测试(WAT：wafer acceptance testing)以及芯片的良率。

因此，对电镀工艺进行改善，从而减少金属损伤成为业界亟需解决的问题。

发明内容

本发明的目的在于提供一种降低金属损伤的电镀铜方法，用于在晶片上沉积铜互连层，以解决现有的电镀铜工艺所得到的铜耐腐蚀性差，在后续工艺中对铜进行化学机械抛光(CMP)时会产生金属损伤，可能会导致通孔断路，进而影响晶片的电性能测试(WAT：wafer acceptance testing)以及芯片的产量的问题。

为解决上述问题，本发明提出一种降低金属损伤的电镀铜方法，所述方法包括如下步骤：

将所述晶片放入电镀槽中，在电镀电流为第一直流电流的条件下电镀第一时间段；

在电镀电流为脉冲电流的条件下电镀第二时间段；

在电镀电流为第二直流电流的条件下电镀第三时间段。

可选的，所述第一直流电流的值小于所述第二直流电流的值。

可选的，所述第一直流电流的值为2～6安培。

可选的，所述第一时间段的大小为3～9秒。

可选的，所述脉冲电流的波形为：加电流的时间与不加电流的时间的比值为5∶1～10∶1，周期为6～11秒。

可选的，所述第二时间段的大小为3～6个周期。

可选的，所述第二直流电流的值为30～40安培。

可选的，所述时间第三时间段的大小为45～60秒。

本发明所提供的降低金属损伤的电镀铜方法通过在低直流电流电镀铜和高直流电流电镀铜之间增加脉冲电流电镀铜，从而提高电镀铜的耐腐蚀性能，降低后续工艺中对铜进行化学机械抛光(CMP)时产生的金属损伤。