[发明专利]一种测试装置和测试方法

说明书

技术领域

本发明涉及硬件测试技术，更具体地说，涉及一种测试装置和测试方法。

背景技术

L2 Cache(二级缓存)是位于处理器内核和内存(即主存储器DRAM((Dynamic RAM，动态随机访问存储器))之间的容量较小但读写速度很快的存储器，通常由SRAM(静态随机存储器)组成。二级缓存用来存放那些被CPU频繁使用的数据，以便使CPU不必依赖于速度较慢的DRAM(动态随机存储器)。二级缓存历来属于速度极快而价格也相当昂贵的一类存储器。由于SRAM采用了与制作CPU相同的半导体工艺，因此与动态存储器DRAM比较，SRAM的存取速度快，但价格很高。

如上文所述，二级缓存用于在CPU和内存之间缓冲数据，因此其出现异常必然导致整个系统无法正常工作。因此，有必要对二级缓存进行测试。然而，现有技术缺乏对二级缓存的有效测试方法。

因此，需要一种测试方案，可实现对二级缓存的有效测试。

发明内容

本发明要解决的技术问题在于，针对现有技术无法对二级缓存进行有效测试的缺陷，提供一种测试装置和测试方法。

本发明解决其技术问题所采用的技术方案是：

一种测试装置，用于对处理器的二级缓存进行测试，该二级缓存与内存通信连接，所述测试装置包括：

比较模块；

控制模块，与比较模块通信连接，并通过总线与所述二级缓存通信连接，用于向所述比较模块发出写入数据，并通过所述总线向所述二级缓存发出写入地址和所述写入数据，以控制所述二级缓存依据所述写入地址将所述写入数据写入内存；

监听模块，分别与比较模块和所述内存通信连接，并通信连接至所述总线，用于对所述总线进行监听，以获取所述写入地址，然后在预设等待时间过后，依据该写入地址在内存中读取对应的存储数据，再将读取的存储数据发往比较模块；

所述比较模块用于对收到的写入数据和存储数据进行比较，得到数据比较结果，据此对二级缓存进行测试。

优选的，所述控制模块还用于向所述比较模块发出所述写入地址；所述监听模块还用于将所述写入地址发往所述比较模块；所述比较模块还用于对收到的来自控制模块和监听模块的写入地址进行比较，得到地址比较结果，并基于所述数据比较结果和所述地址比较结果对二级缓存进行测试。

优选的，所述总线为AHB总线。

一种测试装置，用于对处理器的二级缓存进行测试，该二级缓存与内存通信连接，所述测试装置包括：

比较模块；

控制模块，与比较模块通信连接，并通过总线与所述二级缓存通信连接，用于通过所述总线向所述二级缓存发出读取地址，以及接收所述二级缓存依据该读取地址找到的读取数据，并将该读取数据发往比较模块；

监听模块，分别与比较模块和所述内存通信连接，并通信连接至所述总线，用于对所述总线进行监听，以获取所述读取地址，据此在内存中读取对应的存储数据，然后将该存储数据发往比较模块；

所述比较模块用于对所述读取数据和存储数据进行比较，得到数据比较结果，据此对二级缓存进行测试。

优选的，所述控制模块还用于向所述比较模块发出所述读取地址；所述监听模块还用于将所述读取地址发往所述比较模块；所述比较模块还用于对收到的来自控制模块和监听模块的读取地址进行比较，得到地址比较结果，并基于所述数据比较结果和所述地址比较结果对二级缓存进行测试。

优选的，所述总线为AHB总线。

一种测试方法，用于对处理器的二级缓存进行测试，该二级缓存与内存通信连接，所述测试方法包括：

控制步骤，包括通过总线向所述二级缓存发出写入地址和测试数据，以控制所述二级缓存依据所述写入地址将所述测试数据写入内存；

监听步骤，包括对所述总线进行监听，以获取所述写入地址，然后在预设等待时间过后，依据该写入地址在内存中读取对应的存储数据；

比较步骤，包括对测试数据和存储数据进行比较，得到数据比较结果，据此对二级缓存进行测试。

优选的，所述比较步骤还包括对控制步骤中发出的写入地址和监听步骤中监听到的写入地址进行比较，得到地址比较结果，并基于所述数据比较结果和所述地址比较结果对二级缓存进行测试。

一种测试方法，用于对处理器的二级缓存进行测试，该二级缓存与内存通信连接，所述测试方法包括：

控制步骤，包括通过所述总线向所述二级缓存发出读取地址，以及接收所述二级缓存依据该读取地址找到的读取数据；

监听步骤，包括对所述总线进行监听，以获取所述读取地址，据此在内存中读取对应的存储数据；