[发明专利]具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管

说明书

技术领域

本发明涉及高密度沟槽金属氧化物半导体器件，具体涉及一种带有单掩膜的金属氧化物半导体器件的栅极和触点沟槽的制作方法。

背景技术

目前，一个金属氧化物半导体晶体管包含一个沟槽栅极结构，在高压和低压转换应用方面，这种晶体管要比平面晶体管更有优势。金属氧化物半导体器件的沟槽栅极的典型结构是，沟槽从源极延伸至漏极，并带有侧壁和底板，每个侧壁和底板都铺有一层热生长的二氧化硅。并用掺杂的多晶硅填充此沟槽。沟槽栅极的结构使电流更加顺畅地通过，因此，导通电阻率更低。此外，从源极底部开始，穿过晶体管主体，一直延伸到下面的漏极，沟槽栅极可以使金属氧化物半导体沟道沿沟槽的垂直侧壁中的元件间距更小。因此沟道密度的增加，就降低了沟道对导通电阻的影响。

一个高密度沟槽金属氧化物半导体器件也包含一个连接源极和本体区的触点沟槽。制作高密度沟槽金属氧化物半导体器件的传统工艺，是使用两个独立的掩膜，制作栅极沟槽和触点沟槽。图1A和图1B为横截面视图，表示一个垂直金属氧化物半导体结构的栅极沟槽和触点沟槽的原有技术的制作过程。正如图1A所示，栅极沟槽掩膜102用于制作垂直栅极沟槽108。如图1B所示，在另一个工序中，栅极沟槽108形成之后，在同一个衬底106上，沟槽触点掩膜104用于制作触点沟槽110。尽管如此，由于高密度金属氧化物半导体器件的尺寸不断减小，这就需要很好地控制栅极沟槽和附近的触点沟槽之间的距离，因此，当使用两个掩膜102和104制作垂直金属氧化物半导体结构时，就会出现掩膜覆盖的问题。

为了解决这种掩膜覆盖的问题，目前已经提出了基于自校准技术的解决方案。但是，这些方案使用交替氧化物和氮化物闭锁平面或侧壁隔片的各种结构，建立与栅极沟槽自校准的触点沟槽，都很难实现。另外，隔片还存在均匀性的问题，其中在晶片中心的隔片可能会比在晶片边缘的隔片更厚或更薄。

发明内容

本发明提供一种单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管，可仅使用单掩膜，而不使用复杂的多隔片方法。

为实现上述目的，本发明提供一种在沟槽金属氧化物半导体场效应管器件中制备垂直栅极和栅极触点的方法，其特征在于，包含以下步骤：

a)在带有有源单元的半导体衬底表面上，形成一个硬掩膜层；

b)在硬掩膜层上涂敷沟槽掩膜，其中沟槽掩膜在有源单元上定义出本体触点沟槽和栅极沟槽；

c)在半导体衬底中，按照第一预定深度，同时刻蚀本体触点沟槽和栅极沟槽；

d)在硬掩膜层上方，涂敷第一栅极沟槽掩膜，栅极沟槽掩膜在本体触点沟槽处没有开口，在栅极沟槽处有开口，其中开口宽度比对应沟槽的宽度更宽。

e)在半导体衬底中，按照第二预定深度，更深地刻蚀栅极沟槽，而不刻蚀本体触点沟槽；并且

f)在栅极沟槽中形成导电材料，以便形成一个栅极。

在上述的步骤a)中的硬掩膜层为一个氧化物层。

上述的半导体衬底的刻蚀速度与硬掩膜层的刻蚀速度比，在30∶1至40∶1之间。

在上述的步骤e)之后，还包含，在栅极沟槽的底部形成一个厚底部绝缘层。上述的步骤f)包含：

在本体触点沟槽和栅极沟槽的底部，刻蚀圆孔；

在本体触点沟槽和栅极沟槽的底部和侧壁上，形成一个栅极绝缘层；

用导电材料，至少部分填充本体触点沟槽和栅极沟槽；以及

将导电材料回刻至目标深度。

在上述步骤f)之后，还包含：

在硬掩膜层上方，涂敷第二个栅极沟槽掩膜，并且栅极沟槽掩膜在栅极沟槽处带有开口；

通过开口，向栅极沟槽中的导电材料部分、以及未被导电材料覆盖的部分栅极沟槽的侧壁中，植入掺杂物；

除去第二栅极沟槽掩膜；

除去硬掩膜层；

从本体触点沟槽、以及未用导电材料填充的部分栅极沟槽的侧壁上，除去栅极绝缘材料；

用绝缘材料填充本体触点沟槽和栅极沟槽；以及

对绝缘材料进行回刻，直至遇到半导体衬底表面时停止。

上述的掺杂物是以一个斜角植入的。

上述的方法还包含以下步骤：

g)在半导体衬底的一部分表面上，形成一个本体区；以及

h)在有源单元中的本体区的一部分表面中，形成一个源极区。

上述的步骤g)包含：

在半导体衬底表面上沉积一个绝缘层垫；

通过绝缘层垫，将掺杂物植入到表面中，以便在一部分半导体衬底中形成一个本体区；以及

将衬底加热至一定温度，以便对掺杂物进行扩散。