[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，特别地涉及具有高静电放电(ESD)抗 扰度的半导体器件。

背景技术

ESD元件在保持集成电路(IC)的可靠性方面是必不可少的，尽 管它不直接为IC的功能负责。ESD元件指静电放电元件并且起释放 静电的作用以便避免IC由于静电而破坏。

因此，ESD元件自身不被静电热破坏并且能够通过在静电进入内 部电路之前快速耗散电荷而保护内部电路是必要条件。为了满足该条 件，要求ESD元件具有高驱动能力和抑制局部发热的性能。通常采用 的方法是在电流流过的点处增加ESD元件的横截面积，导致ESD元 件尺寸不可避免的增加。因而在小尺寸的ESD元件内获得上文提及的 性能是重要的。

此外，为了不干扰IC的正常功能，要求ESD元件具有不小于IC 绝对最大额定值的击穿电压。特别在高耐受电压IC的情况下，上文 提及的局部发热问题变得更加严重，因为ESD保护元件必须耗散静电 电荷同时被施加有不小于绝对最大额定值的电压。

JP2004-335634A公开一种用于防止由于ESD元件的局部发热引 起电极熔化和破坏的结构。图2示出概念上图示的结构的截面图。当 正静电被注入例如到输入焊盘(PAD)时，静电流过集电电极(collector electrode)7到n+集电极层2并且进入N阱电场弛豫层23用于改善耐 受电压。然而，利用具有高电阻的N阱电场弛豫层23，电荷趋于积 累在n+集电极层(collectorlayer)2，并且电场变强以在从n+集电极 层2到n+发射极层(emitterlayer)6具有小距离的路径上围绕n+集电 极层2和N阱电场弛豫层23之间的边界(在图2中环绕的“发热区”) 局部地发热。产生的热传导到集电极接触区域1以熔化集电电极7。 为了解决该问题，现有技术试图通过延长从上文提及的发热区到集电 极接触区域1的距离b而防止集电电极7熔化和破坏。

然而，因为在JP2004-335634A中公开的方法不是用于抑制局部 发热本身，可能发生发热处的硅的熔化和破坏。此外，距离b的延长 不仅增加尺寸，还增加n+集电极层2的电阻并且减小ESD元件本身 的驱动能力而增加使内部电路暴露于静电的可能风险。需要长的ESD 元件的基极长度(baselength)以增加驱动能力，这进一步增加尺寸。

如上文论述的，为了获得足够的性能而不增加ESD元件的尺寸， 在ESD元件中抑制它自身的局部发热是重要的。

发明内容

鉴于上文，本发明采用下列方法以便解决上文提及的问题。

(1)根据本发明一方面的半导体器件包括：半导体衬底；第一 导电类型的PW层，其在半导体衬底的表面形成并且具有高于半导体 衬底杂质浓度的杂质浓度；第二导电类型的NW层，其在半导体衬底 的表面形成以与PW层接触并且具有高于半导体衬底杂质浓度的杂质 浓度；第一导电类型的p+基极层，其在PW层中且在半导体衬底的表 面形成并且具有高于PW层杂质浓度的杂质浓度；第二导电类型的n+ 集电极层，其在NW层中且在半导体衬底的表面形成并且具有高于 NW层杂质浓度的杂质浓度；第二导电类型的n+发射极层，其位于 p+基极层和n+集电极层之间，在PW层中且在半导体衬底的表面形 成，并且具有高于PW层杂质浓度的杂质浓度；和第二导电类型的n ±层，其在n+集电极层和PW层之间形成以与n+集电极层接触并且 具有低于n+集电极层的杂质浓度和高于NW层杂质浓度的杂质浓度。

(2)在根据项(1)的半导体器件中，n±层在NW层内部形成。

(3)在根据项(1)的半导体器件中，n±层形成为在NW层和 PW层上面延伸。

(4)在根据项(2)的半导体器件中，n+集电极层在n±层内部 形成。

(5)在根据项(3)的半导体器件中，n+集电极层在n±层内部 形成。