[发明专利]像素结构

权利要求书

1.一种像素结构，其特征在于：该像素结构包括：

一第一像素单元，包括：

一第一像素电容；

一第一像素晶体管，该第一像素晶体管的第一端通过一第一源极 线耦接一源极驱动器的第一输出端，该第一像素晶体管的第二端耦接该第 一像素电容，该第一像素晶体管的第三端通过一第一栅极线耦接一栅极驱 动器，其中该第一像素晶体管的第三端为栅极；

一第二像素晶体管，该第二像素晶体管的第一端依序通过一第二 源极线、一第一控制开关耦接至该源极驱动器的第一输出端，该第二像素 晶体管的第二端耦接该第一像素电容，该第二像素晶体管的第三端通过该 第一栅极线耦接该栅极驱动器，其中该第二像素晶体管的第三端为栅极； 以及

一第二像素单元，包括：

一第二像素电容；

一第三像素晶体管，该第三像素晶体管的第一端通过一第三源极 线耦接该源极驱动器的第二输出端，该第三像素晶体管的第二端耦接该第 二像素电容，该第三像素晶体管的第三端通过一第二栅极线耦接该栅极驱 动器，其中该第三像素晶体管的第三端为栅极；以及

一第四像素晶体管，该第四像素晶体管的第一端依序通过该第二 源极线、一第二控制开关耦接至该源极驱动器的第二输出端，该第四像素 晶体管的第二端耦接该第二像素电容，该第四像素晶体管的第三端通过该 第二栅极线耦接该栅极驱动器，其中该第四像素晶体管的第三端为栅极；

该第一控制开关导通时，该第二控制开关不导通；该第一控制开关不 导通时，该第二控制开关导通。

2.如权利要求1所述的像素结构，其特征在于，该源极驱动器、该 第一控制开关与该第二控制开关配置在该像素结构的同一侧。

3.如权利要求2所述的像素结构，其特征在于，该第二像素晶体管 的第一端依序通过该第二源极线与该第一控制开关直接连接该源极驱动 器的第一输出端，该第四像素晶体管的第一端依序通过该第二源极线与该 第二控制开关直接连接该源极驱动器的第二输出端。

4.如权利要求2所述的像素结构，其特征在于，该第二像素晶体管 的第一端依序通过该第二源极线、该第一控制开关、部分该第一源极线连 接该源极驱动器的第一输出端，该第四像素晶体管的第一端依序通过该第 二源极线、该第二控制开关、部分该第三源极线直接连接该源极驱动器的 第二输出端。

5.如权利要求1所述的像素结构，其特征在于，该源极驱动器配置 在该像素结构的一侧，该第一控制开关与该第二控制开关配置在该像素结 构的另一侧，该第二像素晶体管的第一端依序通过该第二源极线、该第一 控制开关与该第一源极线连接该源极驱动器的第一输出端，该第四像素晶 体管的第一端依序通过该第二源极线、该第二控制开关与该第三源极线电 连接该源极驱动器的第二输出端。

6.如权利要求1所述的像素结构，其特征在于，该第一控制开关与 该第二控制开关为N通道晶体管，该第一控制开关的第一端与第二端分 别耦接该第一源极线与该第二源极线，该第一控制开关的第三端接收一第 一控制信号，且该第一控制开关的第三端为栅极，该第二控制开关的第一 端与第二端分别耦接该第三源极线与该第二源极线，该第二控制开关的第 三端接收一第二控制信号，且该第二控制开关的第三端为栅极，该第一控 制信号与该第二控制信号互为反相，当任一奇数栅极线的信号导通对应像 素晶体管时，该第一控制信号导通奇数控制开关，当任一偶数栅极线的信 号导通对应像素晶体管时，该第二控制信号导通偶数控制开关，上述奇数 栅极线包括该第一栅极线，上述偶数栅极线包括该第二栅极线，上述奇数 控制开关包括该第一控制开关，上述偶数控制开关包括该第二控制开关。