[发明专利]一种实现视频图像非线性缩放的系统及方法有效
申请号: | 201010116296.5 | 申请日: | 2010-02-26 |
公开(公告)号: | CN102170518A | 公开(公告)日: | 2011-08-31 |
发明(设计)人: | 李琛;林晓伟;严卫健;石岭 | 申请(专利权)人: | 深圳艾科创新微电子有限公司 |
主分类号: | H04N5/14 | 分类号: | H04N5/14 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518057 广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 实现 视频 图像 非线性 缩放 系统 方法 | ||
1.一种实现视频图像非线性缩放的系统,其特征在于,该系统包括余弦函数产生器、步长计算模块、步长累加器、插值器,其中输入余弦函数幅度值至余弦函数产生器,得到的输出和线性步长一起输入至步长计算单元,得到非线性步长,非线性步长输入至步长累加器,得到插值点位置信息输入至插值器,原像素点也输入至插值器,根据选择的插值算法输出插值得到的像素点值。
2.根据权利要求1所述的一种实现视频图像非线性缩放的系统,其特征在于,所述插值器中选择的插值算法可为所有以步长确定插值点的插值算法中的任意一种。
3.一种采用如权利要求1所述非线性缩放系统实现的非线性缩放方法,其特征在于,该方法包括如下步骤:
步骤S401:根据输入的线性步长和余弦幅度,通过余弦函数产生器生成余弦函数;
步骤S402:在步长计算单元中,将得到的余弦函数叠加至线性步长,得到非线性步长;
步骤S403:在步长累加器中,将非线性步长进行累加,得到各个插值点对应原始像素点的位置;
步骤S404:根据插值算法和插值点位置信息得到插值系数和参与插值的原始像素点,进行插值计算,得到插值点对应的像素值输出。
4.根据权利要求3所述的非线性缩放方法,其特征在于,所述步骤S401中产生的余弦函数为:
C(m)=Acos(2π·m/M),
其中,A为余弦幅度,M为输出点数,m为当前待插值点,且m的取值范围为0至M-1的自然数。
5.根据权利要求4所述的非线性缩放方法,其特征在于,所述非线性步长的计算公式为:
NLP=Acos(2π·m/M)+LP,
其中,NLP为非线性步长,LP为线性步长。
6.根据权利要求5所述的非线性缩放方法,其特征在于,所述线性步长LP的计算方法为当采用线性缩放时,插值点之间的步长。
7.根据权利要求4或6所述的非线性缩放方法,其特征在于,所述余弦幅度A可通过寄存器配置,且可配置的大小范围为:负的线性步长至正的线性步长。
8.根据权利要求3所述的非线性缩放方法,其特征在于,所述步骤S403中各个插值点的具体得到方法为非线性步长每累加一次,得到一个插值点。
9.根据权利要求3所述的非线性缩放方法,其特征在于,步骤S404中所述插值算法可为所有以步长确定插值点的插值算法中的任意一种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳艾科创新微电子有限公司,未经深圳艾科创新微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010116296.5/1.html,转载请声明来源钻瓜专利网。
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序