[发明专利]时序调整模块、二线传输系统及时序调整方法

权利要求书

1.一种时序调整模块，用于分别调整多个芯片的时序及时钟，包含有：

一时序储存单元，用来储存该多个芯片所分别对应的时序及时钟；以及

一时序调整单元，耦接于该时序储存单元，用来调整该多个芯片所分别对应的时序及时钟并储存于该时序储存单元，且于接收到对应于该多个芯片的一芯片的一指针信号时，输出该芯片所对应的时序及时钟的信息。

2.根据权利要求1所述的时序调整模块，其中该指针信号是一对应于该芯片的从属地址。

3.根据权利要求1所述的时序调整模块，其中该时序调整单元调整该多个芯片所分别对应的时序及时钟是根据一时序及一时钟传送一调整信号至一第一芯片，并于收到该第一芯片所回传的一确认码时，将该第一芯片所对应的时序及时钟储存于该时序储存单元。

4.根据权利要求3所述的时序调整模块，其中该时序包含有一保持时间及一建立时间。

5.根据权利要求4所述的时序调整模块，其中该保持时间及该时钟的默认值分别为符合内部集成电路规格的150纳秒及100千赫兹。

6.根据权利要求5所述的时序调整模块，其中于未收到该第一芯片所回传的确认码时，增加该保持时间的长度，并根据该保持时间及该时钟传送该调整信号至该第一芯片。

7.根据权利要求6所述的时序调整模块，其中于该建立时间小于一第一默认值时，减少该时钟的频率且调整该保持时间为该默认值，并根据该保持时间及该时钟传送该调整信号至该第一芯片。

8.根据权利要求7所述的时序调整模块，其中该第一默认值为符合内部集成电路规格的250纳秒。

9.一种二线传输系统，包含有：

多个装置，包含有多个芯片；

多个应用程序，用来产生多个控制信号，以控制该相对应多个装置；

一驱动单元，耦接于该多个应用程序并通过一时钟线及一数据线耦接于该多个装置，用来于接收到相对应该多个应用程序的一应用程序的一控制信号时，输出该应用程序所对应的一芯片的一指针信号，并根据该芯片所对应的时序及时钟，传送该控制信号至该芯片所属的装置；以及

一时序调整模块，耦接于该驱动单元，用于分别调整该多个芯片的时序及时钟，包含有：

一时序储存单元，用来储存该多个芯片所分别对应的时序及时钟；以及

一时序调整单元，耦接于该时序储存单元，用来调整该多个芯片所分别对应的时序及时钟并储存于该时序储存单元，且于接收到该应用程序所对应该芯片的指针信号时，输出该芯片所对应的时序及时钟的信息至该驱动单元。

10.根据权利要求9所述的二线传输系统，其中该驱动单元是一软件。

11.根据权利要求9所述的二线传输系统，其中该指针信号是一对应于该芯片的从属地址。

12.根据权利要求9所述的二线传输系统，其中该时序调整单元调整该多个芯片所分别对应的时序及时钟是根据一时序及一时钟传送一调整信号至一第一芯片，并于收到该第一芯片所回传的一确认码时，将该第一芯片所对应的时序及时钟储存于该时序储存单元。

13.根据权利要求12所述的二线传输系统，其中该时序包含有一保持时间及一建立时间。

14.根据权利要求13所述的二线传输系统，其中该保持时间及该时钟的默认值分别为符合内部集成电路规格的150纳秒及100千赫兹。

15.根据权利要求14所述的二线传输系统，其中于未收到该第一芯片所回传的确认码时，增加该保持时间的长度，并根据该保持时间及该时钟传送该调整信号至该第一芯片。

16.根据权利要求15所述的二线传输系统，其中于该建立时间小于一第一默认值时，减少该时钟的频率且调整该保持时间为该默认值，并根据该保持时间及该时钟传送该调整信号至该芯片。

17.根据权利要求16所述的二线传输系统，其中该第一默认值为符合内部集成电路规格的250纳秒。