[发明专利]一种用于降低D类音频功率放大器电磁干扰的电路

权利要求书

1.一种用于降低D类音频功率放大器电磁干扰的电路，其特征在于，包括：控制时钟产生电路、伪随机序列产生电路、N个电流源电路和三角波产生电路，N为自然数；所述控制时钟产生电路的输入端连接三角波产生电路的输出端，用以根据三角波信号产生时钟信号及三角波控制信号；所述伪随机序列产生电路的输入端连接控制时钟产生电路的输出端，用以根据时钟信号产生伪随机序列，所述伪随机序列用来控制并联到三角波产生电路的电流源个数；所述N个电流源电路的输入端连接伪随机序列产生电路的输出端，并联的电流源电路产生的叠加电流信号连接至三角波产生电路；所述三角波产生电路的输入端连接三角波控制信号和叠加电流信号，用以根据三角波控制信号和叠加电流信号产生频率伪随机变化的三角波。

2.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述控制时钟产生电路进一步包括：第一迟滞比较器、第二迟滞比较器、第一与非门和第二与非门；所述第一迟滞比较器的第一输入端连接第一参考电压，第一迟滞比较器的第二输入端与第二迟滞比较器的第一输入端连接并作为控制时钟产生电路的输入端，第二迟滞比较器的第二输入端连接第二参考电压，第一迟滞比较器的输出端连接第一与非门的第一输入端，第二迟滞比较器的输出端连接第二与非门的第二输入端，第二迟滞比较器的输出端作为控制时钟产生电路的第一输出端，输出时钟信号作为伪随机序列产生电路的输入信号；第一与非门的第二输入端连接第二与非门的输出端，第二与非门的第一输入端连接第一与非门的输出端，第一与非门的输出端作为控制时钟产生电路的第二输出端，产生第一三角波控制信号，第二与非门的输出端作为控制时钟产生电路的第三输出端，产生第二三角波控制信号。

3.根据权利要求2所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述第一迟滞比较器的第一输入端为正输入端，第二输入端为负输入端；所述第二迟滞比较器的第一输入端为正输入端，第二输入端为负输入端。

4.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述伪随机序列产生电路进一步包括至少两个移位寄存器和一异或门；所述至少两个移位寄存器依次串联，最后一移位寄存器的输出端连接异或门的第一输入端，倒数第二个移位寄存器的输出端连接异或门的第二输入端，异或门的输出端连接第一个移位寄存器的输入端。

5.根据权利要求1所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述N个电流源电路包括至少一个电流源电路，电流源电路的个数小于等于伪随机序列产生电路中移位寄存器的个数，所述N个电流源电路产生的叠加电流信号进一步包括叠加充电电流信号和叠加放电电流信号；电流源电路的输入端分别与移位寄存器的输出端连接，电流源电路的第一输出端连接在一起作为N个电流源电路的第一输出端，输出叠加充电电流信号，电流源电路的第二输出端连接在一起作为N个电流源电路的第二输出端，输出叠加放电电流信号。

6.根据权利要求5所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述电流源电路进一步包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，第一开关、第二开关、第三开关、第四开关、反相器；所述反相器的输入端连接伪随机序列产生电路中移位寄存的输出端，反相器的输入端连接第二开关和第三开关的控制端，反相器的输出端连接第一开关和第四开关的控制端；第一PMOS管和第二PMOS管串联，第一PMOS管的漏极与第二PMOS管的源极连接，第一PMOS管的栅极经过第一开关连接第一电压，第一PMOS管的栅极经过第三开关连接到电源，其源极与电源连接，第二PMOS管的栅极连接第二电压，漏极作为电流源电路的第一输出端，输出叠加充电电流信号；第一NMOS管和第二NMOS管串联，第一NMOS管的漏极与第二NMOS管的源极连接，第一NMOS管的栅极经过第二开关连接第四电压，第一NMOS管的栅极经过第四开关连接到地，其源极与地连接，第二NMOS管的栅极连接第三电压，源极作为电流源电路的第二输出端，输出叠加放电电流信号。

7.根据权利要求6所述的用于降低D类音频功率放大器电磁干扰的电路，其特征在于：所述第一开关和第三开关为PMOS管形成的开关管，第二开关和第四开关为NMOS管形成的开关管。