[发明专利]形成沟道材料的方法无效
| 申请号： | 201010118194.7 | 申请日： | 2010-03-03 |
| 公开（公告）号： | CN102194747A | 公开（公告）日： | 2011-09-21 |
| 发明（设计）人： | 骆志炯;朱慧珑;尹海洲 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/8238;H01L21/336;H01L27/088;H01L27/092 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 张磊 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 沟道 材料 方法 | ||
1.一种形成沟道材料的方法，其特征在于，包括以下步骤：
形成衬底；
在所述衬底之上形成具有伪栅堆叠的MOS器件；
去除所述伪栅堆叠；
在所述伪栅堆叠的下部沟道处形成沟道沟槽；
用沟道材料填充所述沟道沟槽；
形成栅堆叠。
2.如权利要求1所述的形成沟道材料的方法，其特征在于，所述沟道材料包括Ge、InGaAs、GaAs、GaN或其组合。
3.如权利要求2所述的形成沟道材料的方法，其特征在于，填充有所述沟道材料的所述沟道沟槽的厚度约为优选为
4.如权利要求1所述的形成沟道材料的方法，其特征在于，在形成所述栅堆叠的时候，还包括：淀积并形成阈值电压调节层。
5.如权利要求4所述的形成沟道材料的方法，其特征在于，所述阈值电压调节层包括：Ta、Al、Ti、TiN、TiAl、TiAlN、TaN或其组合。
6.如权利要求4所述的形成沟道材料的方法，其特征在于，所述阈值电压调节层的厚度约为3-7nm。
7.如权利要求4所述的形成沟道材料的方法，其特征在于，形成栅堆叠包括：
在所述填充有所述沟道材料的所述沟道沟槽之上形成一层或多层栅介质层；
淀积并形成阈值电压调节层；
淀积并形成金属栅极。
8.如权利要求4所述的形成沟道材料的方法，其特征在于，淀积并形成阈值电压调节层之后，还包括：
进行低温退火。
9.一种半导体结构，其特征在于，包括：
衬底；
形成在所述衬底之上的具有栅堆叠的MOS器件；和
形成在所述栅堆叠之下的沟道沟槽，所述沟道沟槽中填充的沟道材料是通过替换栅工艺形成的。
10.如权利要求9所述的半导体结构，其特征在于，所述沟道材料包括Ge、InGaAs、GaAs、GaN或其组合。
11.如权利要求10所述的半导体结构，其特征在于，所述沟道沟槽的厚度约为优选为
12.如权利要求9所述的半导体结构，其特征在于，所述栅堆叠中还包括至少一层阈值电压调节层。
13.如权利要求12所述的半导体结构，其特征在于，所述阈值电压调节层包括：Ta、Al、Ti、TiN、TiAl、TiAlN、TaN或其组合。
14.如权利要求12所述的半导体结构，其特征在于，所述阈值电压调节层的厚度约为3-7nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010118194.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：制作互补型金属氧化物半导体器件的方法
- 下一篇：一种重组水蛭素的生产方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
