[发明专利]电压调节器

说明书

技术领域

本发明涉及具有过电流保护电路的电压调节器。

背景技术

对现有的电压调节器进行说明。图3是示出现有的电压调节器的图。

当输出电压Vout高于规定电压时，即，当分压电路91的分压电压 Vfb高于基准电压Vref时，放大器92的输出信号(输出晶体管84的栅电 压)变高，输出晶体管84向截止变化，输出电压Vout变低。而当输出电 压Vout低于规定电压时，与上述相反，输出电压Vout变高。即，输出电 压Vout恒定。

这里假设电压调节器的输出端子与接地端子发生短路。于是，输出 电流Iout变大而成为最大输出电流Im。与该最大输出电流Im相应，流 过与输出晶体管84以电流镜方式连接的检测晶体管83的电流变多，此 时，PMOS晶体管82导通，电阻87上产生的电压变高，NMOS晶体管 85导通，在电阻86上产生的电压变高，PMOS晶体管81导通，输出晶 体管84的栅/源间电压变低，输出晶体管84向截止变化。由此，输出电 流Iout不会变得比最大输出电流Im更大，而是被固定在最大输出电流 Im，输出电压Vout变低。这里，仅仅利用电阻87上产生的电压而使得 输出晶体管84的栅/源间电压变低，输出晶体管84向截止变化，输出电 流Iout被固定在最大输出电流Im，因此，最大输出电流Im仅由电阻87 的电阻值决定。

当由于输出电压Vout变低而使得PMOS晶体管82的栅/源间电压低 于阈值电压的绝对值Vtp时，PMOS晶体管82截止。然后，不仅仅是电 阻87，在电阻87及88双方上产生的电压均变高，NMOS晶体管85进 一步导通，在电阻86上产生的电压进一步变高，PMOS晶体管81进一 步导通，输出晶体管84的栅/源间电压进一步变低，输出晶体管84进一 步截止。由此，输出电流Iout减少而成为短路时输出电流Is。然后，输 出电压Vout变低而达到0伏。这里是利用电阻87及88双方产生的电压 而使得输出晶体管84的栅/源间电压变低，输出晶体管84截止，输出电 流Iout变为短路输出电流Is，所以短路时输出电流Is由电阻87及88双 方的电阻值决定(例如参照专利文献1。)。

【专利文献1】日本特开2003﹣216252号公报(图5)

但是，在现有技术中，在希望相对于输出电流Iout准确地设定最大 输出电流Im以及短路输出电流Is的情况下，由于最大输出电流Im以及 短路时输出电流Is由电阻87及88双方的电阻值决定，因此需要电阻87 及88双方的电阻值的微调工序。因此相应地，电压调节器的制造工序变 得复杂。

发明内容

本发明鉴于上述课题而提供一种能够容易、准确地设定最大输出电 流以及短路时输出电流的电压调节器。

本发明为了解决上述课题而提供一种具有过电流保护电路的电压调 节器，该电压调节器的特征在于，作为决定过电流保护电路的最大输出 电流Im以及短路时输出电流Is的电流值的电路，具有如下的电路：该电 路使用镜像出与输出电流对应的电流的电流镜电路，从而用电流进行控 制。

本发明的具有过电流保护电路的电压调节器通过设置镜像出与输出 电流相应的电流的电流镜电路来决定最大输出电流Im以及短路时输出电 流Is的电流值，因此，能够相对于输出电流，准确地设定最大输出电流 Im以及短路时输出电流Is。

附图说明

图1是示出第一实施方式的电压调节器的电路图。

图2是示出电压调节器的输出电压输出电流特性的图。

图3是示出现有的电压调节器的电路图。

图4是示出第二实施方式的电压调节器的电路图。

图5是示出第三实施方式的电压调节器的电路图。

图6是示出第四实施方式的电压调节器的电路图。

图7是示出第三实施方式的电压调节器的输出电压输出电流特性的 图。

符号说明

10       检测电路

20、30   控制电路

40       输出晶体管

50       分压电路

60       放大器

403      偏置电流源

501NL    晶体管

具体实施方式

下面，参照附图来说明本发明的实施方式。