[发明专利]一种内嵌NMOS辅助触发可控硅结构

说明书

技术领域

本发明属于集成电路领域，特别涉及利用NMOS辅助触发可控硅构建静电放电防护器件，用于改善集成电路ESD防护的可靠性。

背景技术

自然界的静电放电(ESD)现象对q集成电路的可靠性构成严重的威胁。在工业界，集成电路产品的失效30％都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。

静电放电现象的模式通常分为四种：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD电流进行泄放。

在ESD防护的发展过程中，二极管、GGNMOS(栅接地的NMOS)、SCR(可控硅)等器件通常被作为ESD防护单元。

常用的可控硅如图1所示，P型衬底上是P、N双阱，P阱和N阱上均有两个注入区，分别是N+注入区和P+注入区。其中N阱的N+注入区设置在远离P阱的一端，N阱的P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，P阱的N+注入区设置在靠近N阱的一端。所有的注入区之间使用浅壕沟隔离(STI)。N阱的N+注入区和P+注入区接电学阳极(Anode)，P阱的N+注入区和P+注入区接电学阴极(Cathode)。图2是和该SCR结构相对应的电原理图。

在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。但是该SCR触发电压一般较高，对于5V及以下的工作电压不能有效保护。

发明内容

本发明提供了一种触发电压低，能够在相应范围内调整且结构简单的静电放电防护器件。

一种内嵌NMOS辅助触发可控硅器件，包括P型衬底，P型衬底上设置N阱和P阱，所述的N阱和P阱的交界处上方横跨有NMOS的栅氧以及位于栅氧上方的多晶硅栅，多晶硅栅下方的P阱表面区域为NMOS的沟道，多晶硅下方的N阱表面区域为漂移区；

所述的P阱上依次设有第一P+注入区、第一浅壕沟隔离(浅沟槽隔离)和第一N+注入区，其中第一N+注入区临近N阱和P阱的交界处；

所述的N阱上依次设有第二N+注入区、第二P+注入区、第二浅壕沟隔离和第三N+注入区，其中第二N+注入区临近N阱和P阱的交界处；

所述的第二P+注入区和第三N+注入区均接入电学阳极，第一P+注入区和第一N+注入区均接入电学阴极；所述的多晶硅栅通过触发电路接入电学阳极和电学阴极。

所述的触发电路由电阻和电容构成，其中电容的一端与电阻的一端相连接且接入多晶硅栅，电容的另一端接入电学阳极，电阻的另一端接入电学阴极。

在本发明内嵌NMOS辅助触发可控硅器件中NMOS结构位于N阱和P阱的交界处上方，其中：

第一N+注入区相当于NMOS结构的源极；

第二N+注入区相当于NMOS结构的漏极；

栅氧上方的多晶硅栅相当于NMOS结构的栅极；

多晶硅栅下方的P型区域为NMOS的沟道；

多晶硅下方的N型区域为漂移区。

本发明内嵌NMOS辅助触发可控硅器件利用NMOS辅助触发的可控硅能减小可控硅开启电压，结构简单，占用版图面积小，电流均匀，鲁棒性好，稳定可靠等优点。

附图说明

图1为现有技术的可控硅SCR静电放电防护器件的剖面图；

图2为图1的等效电路原理图；

图3为本发明内嵌NMOS辅助触发可控硅器件的剖面图；

图4为图3的俯视图；

图5为图3的等效电路原理图。

具体实施方式

如图3和图4所示，本发明内嵌NMOS辅助触发可控硅器件包括P型衬底31，P型衬底31上设置N阱32和P阱33，P阱和N阱交界处上方为N型金属氧化物半导体场效应管(NMOS)结构。