[发明专利]非整数N型锁相回路

说明书

技术领域

本发明涉及一种锁相回路，特别是关于一种巢状非整数N型的锁相回路。

背景技术

锁相回路(phase-locked loop，PLL)是一种控制电路，其使用负反馈(negative feedback)使得输出频率的相位锁定于一参考频率。锁相回路广泛地使用于各种应用上，例如用来合成一个稳定的频率或从通讯频道中回复撷取信号。锁相回路的输出频率和参考频率的比率可以是一个整数，或是一个整数加一个分数的带分数，前者通常称为整数N型锁相回路/合成器(integer-N PLL/synthesizer)，而后者通常称为非整数N型锁相回路/合成器(fractional-N PLL/synthesizer)。而在各种类型的非整数N型合成器中，具有三角积分(Δ-∑)调制器(delta sigma modulator，SDM)的三角积分合成器(delta-sigma synthesizer)经常被使用。然而，三角积分调制器所产生的量化误差(quantization noise)会导致输出时钟抖动(clock jitter)的现象。为了减缓时钟抖动，就会使用具有大量电容(例如超过若千个皮法(picofarad，pF))的电容器来滤掉量化误差，因而导致电路面积以及能源消耗的增加。

有鉴于现有的锁相回路无法有效率地减少三角积分合成器的时钟抖动现象，因此亟需提出一种新的架构，在毋须增加电路面积之前提下，能有效率地滤掉量化误差。

发明内容

鉴于上述发明背景，本发明实施例的目的是提出一种非整数N型锁相回路，其不需使用太大的电容而能有效率地滤掉量化误差。

根据本发明实施例，非整数N型锁相回路(fractional-N PLL)包括第一锁相回路以及第二锁相回路。在第一锁相回路中，第一相位检测器(phasedetector)比较了第一相位差(phase difference)并产生一第一误差信号来表示该第一相位差。第一压控振荡器(voltage-controlled oscillator，VCO)根据第一误差信号来产生一输出频率。倍频器(frequency multiplier)倍增该输出频率来产生一倍频信号，该倍频器包括第二锁相回路，其形成了第二回路。第一分频器(frequency divider)对倍频信号进行分频以产生第一分频信号。通过第一相位检测器来将第一分频信号与一参考频率比较，以决定该第一相位差。在一具体实施例中，所述倍频器的第二锁相回路的频宽大于第一锁相回路的频宽。

附图说明

图1为本发明所揭示的非整体N型锁相回路的一具体实施例的功能方块示意图。

图2为本发明所揭示的巢状锁相回路的一具体实施例的系统架构示意图。

图3为本发明所揭示的具有设计参数的范例实作电路的一具体实施例。

【主要元件符号说明】

1        锁相回路

10，150  相位检测器

11，151  电荷唧筒

12，152  回路滤波器

13，153  压控振荡器

14，154  分频器

15       倍频器

155      三角积分调制器

f_r       参考频率

f_out     输出频率

具体实施方式

首先，请参阅图1，为本发明所揭示的非整体N型锁相回路1的一具体实施例的功能方块示意图。