[发明专利]一种绝缘体上的硅基光栅耦合器及其制作方法

说明书

技术领域

本发明涉及光子器件技术领域，是一种光栅波导耦合器，该光栅耦合器的结构可有效降低光纤和波导的耦合损耗，易于集成，广泛应用于光通讯，芯片光互联以及高速硅基光集成中。

背景技术

20世纪60年代以来，光电子集成(OEIC)获得了长足的发展。集成电路发展的主流趋势就是集成系统的小型化。在用于通信波段的众多波导材料中，SOI材料以其无与伦比的成本优势、工艺成熟性、与IC工艺兼容等优点，使之成为实现光学集成和电子集成的最有竞争力的材料之一。但是，虽然SOI亚微米波导能够实现很多紧凑的结构和出色的功能，长期以来却没有大规模地应用于实际通信系统。这是因为波导中的模斑尺寸小于1μm，而光纤中的模斑尺寸为8~10μm，二者之间模斑尺寸以及有效折射率的失配将导致辐射模以及背反射的出现，光从光纤进入这种小尺寸的波导经常会带来很大的损耗。因此在集成光电子学领域，两者之间的耦合问题是一个长期具有挑战性的课题。

目前的硅基光波导耦合方法主要包括楔形波导耦合，反向楔形波导耦合，棱镜耦合，折射率渐变波导耦合等。在光纤和大尺寸波导耦合中广泛应用的是楔形波导耦合器。然而当波导尺寸降到微米以下，这种耦合器就带来很大的耦合损耗。而且当这种耦合器和光纤连接时，由于二者的折射率失配，还需要制作一层特殊的抗反射层来降低强烈的背反射。给制作带来了麻烦。近来，反向楔形耦合器越来越引起人们的注意。然而这种耦合器制作难度很大，而且偏振相关性显著。

波导光栅作为耦合器与棱镜耦合器相比具有表面平整、不受折射率限制、体积小等优点。而它作为一种垂直耦合的方法，与普通的侧向耦合相比又具有以下优点：(1)不需要划片与端面抛光，不但减少了工艺步骤，还避免了因为划片抛光引起的端面损耗；(2)光栅耦合器的耦合区域尺寸与光纤芯径尺寸相当，都在10μm左右，而现在的波导尺寸多在纳米量级，难于和微米量级的光纤对准，因此光栅耦合器在对准容差上有很大的优势；(3)侧向耦合时光只能从划片抛光一侧通过，而光栅耦合器使得在芯片任何地方都可以实现光的输出与输入，开辟了一种芯片测试和设计的新方式。光栅耦合器的制作也是完全与CMOS工艺兼容的。

发明内容

本发明的目的在于提供一种能够实现垂直耦合的高效宽带耦合器及其制作方法，其可实现了光纤与亚微米波导之间的耦合；可以得到较大的耦合效率，并且具有较大的对准容差。

为达到上述目的，本发明的技术解决方案是：

本发明一种提供一种绝缘体上的硅基光栅耦合器，所述耦合器采用绝缘体上的硅材料，包括：

一硅衬底；

一限制层，该限制层制作在硅衬底上；

一顶硅层，该顶硅层制作在限制层上，在该顶硅层的表面制作有光栅，在该顶硅层一侧靠近光栅处为锥形波导，该锥形波导大于80μm，与锥形波导连接处为亚微米波导；

一光纤，该光纤的一端靠近顶硅层上的光栅。

其中所述顶硅层的厚度小于1μm，限制层的厚度大于500nm。

其中所述硅衬底、限制层和顶硅层构成SOI片。

其中所述光栅的面积为80-140μm²，适用于结构紧凑的光子集成，光栅的刻蚀深度为100-500nm，该光栅的宽度为10-14μm。

其中所述光栅为亚微米量级的均匀周期光栅，共有10-40个周期，占空比为0.3-0.8。

本发明还提供一种绝缘体上的硅基光栅耦合器的制作方法，包括如下步骤：

步骤1：在硅衬底上依次制作限制层和顶硅层，形成SOI片；

步骤2：清洗SOI片表面的顶硅层，烘干；

步骤3：将烘干的SOI片放于匀胶机中，以2000-5000转每分钟的转速旋涂光刻胶后，烘干；

步骤4：采用电子束曝光工艺在SOI片表面进行曝光，形成锥形波导3和亚微米波导的图形；

步骤5：采用感应耦合等离子体刻蚀，形成锥形波导和亚微米波导；

步骤6：采用电子束曝光工艺在锥形波导的一端表面进行曝光，形成光栅图形；

步骤7：采用感应耦合等离子体刻蚀，形成光栅；

步骤8：将一光纤置于靠近顶硅层上的光栅处。

其中所述步骤3中，光刻胶在烘片机上、在100-140℃温度下烘8-14分钟。

8.根据权利要求6所述的绝缘体上的硅基光栅耦合器的制作方法，其中所述顶硅层的厚度不大于1μm，限制层7的厚度大于500nm。

其中所述光栅的面积为80-140μm²，适用于结构紧凑的光子集成，光栅的刻蚀深度为100-500nm，该光栅的宽度为10-14μm。