[发明专利]一种多孔超低介电常数材料薄膜及其制备方法

说明书

技术领域

本发明涉及集成电路制造技术领域，具体涉及一种超低介电常数多孔材料薄膜及其制 备方法。

背景技术

随着集成电路技术的发展，具有高速度、高器件密度、低功耗以及低成本的芯片越来 越成为超大规模集成电路制造的主要产品。此时，芯片中的导线密度不断增加，导线宽度 和间距不断减小，互联中的电阻(R)和电容(C)所产生的寄生效应越来越明显。用低介电常 数薄膜代替传统的SiO₂(k～4.0)不仅可以降低RC延时，同时还可以降低功耗和信号串扰。 目前，降低材料k值的方法主要有两种：一是降低材料的密度，二是减少材料中极性基团 数目或选择非极性的材料。对集成电路互连介质来说，不仅要求k值低，还要求有较好的 综合性能，如热稳定性、疏水性、良好的力学性能以及与现有工艺的兼容性等。

传统CVD方法制备的低介电常数材料如SiOF(k＝3～3.5)，SiCOH(k＜3)仍然不能满足将 来超大规模集成电路对更低k值的要求(k＜2)。为了解决这一问题，本发明采用凝胶-溶胶 工艺和旋涂成膜技术制备出了有序多孔的超低介电常数材料薄膜，由于多孔和非极性有机 成分的引入有效地降低了材料的k值。

发明内容

本发明的目的在于针对现有技术存在的问题，提供一种热稳定性高的超低介电常数多 孔材料薄膜及其制备方法。

本发明提出的制备超低介电常数多孔材料薄膜的方法，是采用溶胶-凝胶法，将前驱体、 成孔剂、催化剂和溶剂混合配置成溶液，然后采用旋涂技术，制备多孔低介电常数薄膜。 所形成的薄膜含有有序纳米孔，表面均匀、疏水、孔分布有序，热稳定性高达500℃，介 电常数为1.9～2.0，在1MV/cm时漏电流密度为10^-8～10^-9A/cm²。

低介电常数多孔薄膜制备步骤如下：

1.将A和B组成的混合前躯体、成孔剂、催化剂、溶剂混合，在40-80℃搅拌0.5～10 小时，得到透明成膜液。其中A为甲基三乙氧基硅烷(CH₃Si(OEt)₃)，B为1，2-二(三乙氧 基硅基)乙烷((EtO)₃Si-CH₂-CH₂-Si(OEt)₃)。成孔剂采用P123，催化剂采用HCl上述成膜 液中主要组分的摩尔百分数分别为：

前躯体A：9.10×10^-3～18.61％，

前躯体B：5.25×10^-3～27.94％，

成孔剂P123：0.10×10^-3～28.25％，

催化剂HCl：1.80×10^-3～0.71％。

H₂O：50.93～99.90％。

溶剂为乙醇，成膜液浓度为20～40wt％。

2.在16～40℃下，将上述成膜液旋涂成厚为200-400nm的薄膜，旋涂速率分阶段变化 为：以500-1000rpm的转速旋转10-12秒，再加速至2000-3000rpm的状态下旋转20-25秒。 薄膜静置10-60分钟，然后移入40-80℃烘箱陈化10～80小时。

3.将陈化后的薄膜在250-500℃的氮气气氛中退火1～10小时。

本发明具有如下优点：

本发明提供的薄膜材料具有有序多孔结构，并且薄膜表面均匀，粗糙度低。

本发明提供的技术制备的薄膜具有超低介电常数，良好的漏电性能和热稳定性。当热 处理温度高达500℃时，薄膜中孔的有序性仍未受破坏，k值仍然保持很低。

本发明提供的制备工艺，过程简单，易操作，可控性好。通过改变成膜液组成、后处 理温度、旋涂速率等参数可以有效控制薄膜中孔的结构、薄膜的厚度，以及电学和力学等 性能。

附图说明

图1(a)是本发明具体实例中样品I的表面原子力显微镜(AFM)照片。图1(b)是本发 明具体实例中样品II的表面AFM照片。

图2是本发明薄膜材料的X射线衍射(XRD)图，曲线a对应于实施例1中样品I经 过400℃退火后的薄膜，曲线b对应于实施例1中样品II经过500℃退火的薄膜。

具体实施方式