[发明专利]用于半导体芯片的应力阻挡结构

权利要求书

1.一种半导体芯片，包括：

半导体衬底，包括有源电路和在所述有源电路上方的互连金属化结构， 其中，所述互连金属化结构包括一层低介电常数(低-k)绝缘层；

第一金属凸块，设置在所述半导体衬底上方并且连接至所述有源电路； 以及

第一应力阻挡结构，设置在所述第一金属凸块下面，并且设置在所述 低-k绝缘层上方；

所述半导体芯片进一步包括：

第二金属凸块，设置在所述半导体衬底上方，所述第二金属凸块不连 接至所述有源电路；以及

第二应力阻挡结构，设置在所述第二金属凸块下面，并且设置在所述 低介电常数绝缘层上方。

2.根据权利要求1所述的半导体芯片，其中，所述第一应力阻挡结构 包括多条互连金属线，或者

其中，所述互连金属化结构包括多个金属线层，并且所述第一应力阻 挡结构设置在所述互连金属化结构的顶部金属线层内。

3.根据权利要求1所述的半导体芯片，进一步包括：通过所述半导体 衬底的至少一部分的衬底通孔，其中，所述第一金属凸块电连接至所述衬 底通孔。

4.根据权利要求1所述的半导体芯片，进一步包括：上覆所述互连金 属化结构的钝化层，其中，所述第一应力阻挡结构设置在钝化层内。

5.根据权利要求1所述的半导体芯片，进一步包括：上覆所述互连金 属化结构的再分布金属线层，其中，所述第一应力阻挡结构设置在所述再 分布金属线层内。

6.根据权利要求1所述的半导体芯片，进一步包括具有比所述互连金 属化结构中的所述低介电常数绝缘层更高的介电常数的第二绝缘层，其中， 所述第一应力阻挡结构设置在所述第二绝缘层内。

7.根据权利要求1所述的半导体芯片，其中，所述第一应力阻挡结构 和所述第二应力阻挡结构均设置在同一绝缘层内，并且其中，所述第一应 力阻挡结构和所述第二应力阻挡结构均包括多条互连金属线。

8.一种半导体芯片，包括：

半导体衬底，包括有源电路和在所述有源电路上方的互连金属化结构， 其中，所述互连金属化结构包括低-k绝缘层；

第一金属凸块，设置在所述半导体衬底上方并且连接至所述有源电路；

第一应力阻挡结构，设置在所述第一金属凸块下面，并且设置在所述 低-k绝缘层上方；以及

衬底，设置在所述第一金属凸块上方并且电连接至所述第一金属凸块， 其中，所述衬底的材料具有与所述半导体衬底不同的热膨胀系数；

所述半导体芯片进一步包括：

第二金属凸块，设置在所述半导体衬底上方，所述第二金属凸块不连 接至所述有源电路；以及

第二应力阻挡结构，设置在所述第二金属凸块下面，并且设置在所述 低-k绝缘层上方。

9.根据权利要求8所述的半导体芯片，其中，所述衬底包括印刷电路 板。

10.根据权利要求8所述的半导体芯片，进一步包括通过所述半导体 衬底的至少一部分的衬底通孔，其中，所述第一金属凸块电连接至所述衬 底通孔。

11.根据权利要求8所述的半导体芯片，进一步包括上覆所述互连金 属化结构上方的钝化层，其中，所述第一应力阻挡结构设置在所述钝化层 内，或者

进一步包括上覆所述互连金属化结构上的再分布金属线层，其中，所 述第一应力阻挡结构设置在所述再分布金属线层内。

12.根据权利要求9所述的半导体芯片，进一步包括具有比所述互连 金属化结构中的所述低-k绝缘层更高的介电常数的第二绝缘层，其中，所 述第一应力阻挡结构设置在所述第二绝缘层中。

13.根据权利要求9所述的半导体芯片，其中，所述第一应力阻挡结 构和所述第二应力阻挡结构设置在同一绝缘层中，并且其中，所述第一应 力阻挡结构和所述第二应力阻挡结构均包括多条互连金属线。