[发明专利]双目视频同步采集设备

说明书

技术领域

本发明属于计算机立体视觉技术领域，具体涉及一种双目视频同步采集设备。

背景技术

双目视频采集是实现双目立体视觉系统的前提条件和关键技术。双目视频采集的主要难点是：(1)双目视频解码芯片的时钟同步；(2)双目视频数据的无缝缓冲存储；(3)双目视频数据在像素级的同步存储。

现有多路视频采集模块通常为分时采集方式，不能真正实现两路视频的同步采集；在存储传输方式上，通常在完成视频信号的模拟/数字采样后，直接将视频数据传输到上位机，即使存在数据缓冲存储，其电路也较为简单，无法实现双目视频数据的像素级同步存储和传输，以及双目视频数据的无缝缓冲与处理，难以执行后续的双目立体匹配处理，严重影响立体视觉系统的性能和实时性。

发明内容

本发明就是为了克服现有技术的不足，提供了一种可实现像素级同步采集的双目视频采集设备。

本发明解决上述技术问题所采取的技术方案为：

双目视频同步采集设备包括时钟同步电路、第一视频解码电路、第二视频解码电路、可编程逻辑器件、第一存储缓冲电路和第二存储缓冲电路。

第一视频解码电路与可编程逻辑器件第一输入端信号连接，第二视频解码电路与可编程逻辑器件第二输入端信号连接；时钟同步电路分别与第一视频解码电路、第二视频解码电路信号连接，为两路视频解码电路提供时钟信号；可编程逻辑器件第一输出端与第一存储缓冲电路信号连接，可编程逻辑器件第二输出端与第二存储缓冲电路信号连接。

所述的时钟同步电路包括晶振U15、零延时缓冲器U14、第一旁路电容C85、第一滤波电容C87。晶振U15的4脚、零延时缓冲器U14的6脚、第一旁路电容C85的一端与3.3V数字电源连接，第一旁路电容C85的另一端接数字地；晶振U15的3脚与零延时缓冲器U14的1脚连接；第一滤波电容C87的一端接3.3V数字电源，另一端接数字地；零延时缓冲器U14的5脚与第一视频解码芯片U13的7脚连接，零延时缓冲器U14的7脚与第二视频解码芯片U16的7脚连接。

所述的第一视频解码电路包括第一视频解码芯片U13、第一终端电阻R26、第一匹配电阻R28、第二匹配电阻R29、第三匹配电阻R30、第四匹配电阻R31、第五匹配电阻R32、第六匹配电阻R33、第一耦合电容C82、第二耦合电容C83、第三耦合电容C84、第四耦合电容C86、第五耦合电容C88、第六耦合电容C89、第七耦合电容C90、第八耦合电容C95、第二旁路电容C92、第三旁路电容C93、第四旁路电容C94、第五旁路电容C97、第六旁路电容C98、第七旁路电容C99、第八旁路电容C100、第九旁路电容C101、第十旁路电容C102、第十一旁路电容C103、第十二旁路电容C104、第十三旁路电容C105、第十四旁路电容C106、第十五旁路电容C107、第二滤波电容C91、第三滤波电容C96、第一下拉电阻R35和第一上拉电阻R27。第一终端电阻R26的一端接第一视频信号输入端J8，第一终端电阻R26的另一端、第二匹配电阻R29的一端与第六耦合电容C89的一端连接，第六耦合电容C89的另一端与第一视频解码芯片U13的18脚连接，第六匹配电阻R33的一端与第一耦合电容C82的一端连接，第一耦合电容C82的另一端与第一视频解码芯片U13的10脚连接，第五匹配电阻R32的一端与第二耦合电容C83的一端连接，第二耦合电容C83的另一端与第一视频解码芯片U13的12脚连接，第四匹配电阻R31的一端与第三耦合电容C84的一端连接，第三耦合电容C84的另一端与第一视频解码芯片U13的14脚连接，第三匹配电阻R30的一端与第四耦合电容C86的一端连接，第四耦合电容C86的另一端与第一视频解码芯片U13的16脚连接，第一匹配电阻R28的一端与第七耦合电容C90的一端连接，第七耦合电容C90的另一端与第一视频解码芯片U13的20脚连接，第一匹配电阻R28的另一端、第二匹配电阻R29的另一端、第三匹配电阻R30的另一端、第四匹配电阻R31的另一端、第五匹配电阻R32的另一端、第六匹配电阻R33的另一端接模拟地；第五耦合电容C88一端与第一视频解码芯片U13的13脚连接，第五耦合电容C88另一端接模拟地，第八耦合电容C95的一端接第一视频解码芯片U13的19脚，第八耦合电容C95的另一端接模拟地，第一视频解码芯片U13的45脚、46脚、48脚、53脚、52脚、54脚、55脚、56脚、57脚、59脚、60脚、61脚、61脚、42脚、47脚、31脚、32脚、49脚、36脚、35脚、34脚、27脚分别与可编程逻辑器件U1的R27、T25、Y23、U24、T24、J28、J27、K28、K27、L28、L27、M27、N28、U23、N25、W23、Y24、N24、V24、V23、W24、AA24连接，第一视频解码芯片U13的5脚、26脚、38脚、50脚、63脚、76脚、88脚、97脚、98脚、100脚接数字地，第一视频解码芯片U13的24脚、15脚、9脚、21脚接模拟地，第一视频解码芯片U13的11脚、17脚、23脚接3.3V模拟电源，第一视频解码芯片U13的1脚、25脚、51脚、75脚、33脚、43脚、58脚、68脚、83脚、93脚和8脚接3.3V数字电源，第二旁路电容C92的一端、第三旁路电容C93的一端、第四旁路电容C94的一端、第二滤波电容C91的一端接3.3V模拟电源，第二旁路电容C92的另一端、第三旁路电容C93的另一端、第四旁路电容C94的另一端、第二滤波电容C91的另一端接模拟地，第五旁路电容C97的一端、第六旁路电容C98的一端、第七旁路电容C99的一端、第八旁路电容C100的一端、第九旁路电容C101的一端、第十旁路电容C102的一端、第十一旁路电容C103的一端、第十二旁路电容C104的一端、第十三旁路电容C105的一端、第十四旁路电容C106的一端、第十五旁路电容C107的一端、第三滤波电容C96的一端接3.3V数字电源，第五旁路电容C97的另一端、第六旁路电容C98的另一端、第七旁路电容C99的另一端、第八旁路电容C100的另一端、第九旁路电容C101的另一端、第十旁路电容C102另一端、第十一旁路电容C103的另一端、第十二旁路电容C104的另一端、第十三旁路电容C105的另一端、第十四旁路电容C106的另一端、第十五旁路电容C107的另一端、第三滤波电容C96的另一端接数字地。